已閱讀1頁(yè),還剩6頁(yè)未讀, 繼續(xù)免費(fèi)閱讀
版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、本課程設(shè)計(jì)的本課程設(shè)計(jì)的VHDL程序,仿真波形及實(shí)驗(yàn)輸出波程序,仿真波形及實(shí)驗(yàn)輸出波形libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentityMGPPispt(input:instd_logic_vect(4downto0)clkf1:instd_logicf2:instd_logic_vect(1downto0)fout:outintegerra
2、nge255downto0)ENDarchitectureoneofMGPPissignalq1q2:integerrange255downto0signalDd2:integerrange255downto0signalfull:std_logicsignals1s2s3s4:integerrange255downto0beginprocess(clk)variabler1:std_logic_vect(4downto0)begini
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- eda仿真波形
- 軌檢車(chē)波形圖基本應(yīng)用
- 畫(huà)脈沖波形圖課程設(shè)計(jì)報(bào)告
- 基于軌檢車(chē)波形圖的超限病害查找與成因分析
- 實(shí)驗(yàn)二 利用simulink生成系統(tǒng)及波形仿真
- 基于multisim調(diào)頻仿真電路圖及波形
- 數(shù)字式秒表原理圖及仿真波形
- eda波形發(fā)生器實(shí)訓(xùn)報(bào)告
- cpld仿真波形
- eda課程設(shè)計(jì)--任意波形發(fā)生器
- eda仿真技術(shù)設(shè)計(jì)在實(shí)驗(yàn)課程的應(yīng)用
- eda課程設(shè)計(jì)--任意波形產(chǎn)生器報(bào)告
- eda實(shí)驗(yàn)內(nèi)容及要求(10-11)
- eda課程設(shè)計(jì)---任意波形產(chǎn)生電路設(shè)計(jì)
- eda課程設(shè)計(jì)-多功能波形信號(hào)發(fā)生器
- eda實(shí)驗(yàn)設(shè)計(jì)報(bào)告
- 組合編碼信號(hào)波形設(shè)計(jì)及仿真.pdf
- 74ls74內(nèi)部結(jié)構(gòu)_引腳圖_管腳_邏輯圖(雙d觸發(fā)器)、原理圖和真值表以及波形圖分析
- eda實(shí)驗(yàn)設(shè)計(jì)報(bào)告
- fpgafsk調(diào)制波形產(chǎn)生器仿真及設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論