eda技術(shù)實用教程 - 清華大學(xué)出版社_第1頁
已閱讀1頁,還剩28頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、第1章EDA技術(shù)概述概述本章簡要介紹EDA技術(shù)、EDA工具、FPGA結(jié)構(gòu)原理及EDA的應(yīng)用情況和發(fā)展趨勢,其中重點介紹基于EDA的FPGA開發(fā)技術(shù)的概況。考慮到本章中出現(xiàn)的一些基本概念和名詞有可能涉及較多的基礎(chǔ)知識和更深入的EDA基礎(chǔ)理論,故對于本章的學(xué)習(xí)僅要求讀者做一般性的了解,無須深入探討。因為待讀者學(xué)習(xí)完本教程,并經(jīng)歷了本教材配置的必要實踐后,對許多問題就會自然而然地弄明白了。不過需要強(qiáng)調(diào)的是,本章的重要性并不能因此而被低估。1.

2、1EDA技術(shù)現(xiàn)代電子設(shè)計技術(shù)的核心已日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù),即EDA(ElectronicDesignAutomation)技術(shù)。EDA技術(shù)就是依賴功能強(qiáng)大的計算機(jī),在EDA工具軟件平臺上,對以硬件描述語言(HardwareDeionLanguage,HDL)為系統(tǒng)邏輯描述手段完成的設(shè)計文件。它自動地完成邏輯編譯、化簡、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測試,直至實現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)使得設(shè)計者的主要

3、工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的實現(xiàn),這是電子設(shè)計技術(shù)的一個巨大進(jìn)步。EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計、ASIC測試和封裝以及FPGACPLD(FieldProgrammableGateArrayComplexProgrammableLogicDevice)編程下載和自動測試等技術(shù);在計算機(jī)輔助工程方面融合了計算機(jī)輔助設(shè)計(CAD)、計算機(jī)輔助制造(CAM)、計算機(jī)輔助測試(CAT)、計算

4、機(jī)輔助工程(CAE)技術(shù)以及多種計算機(jī)語言的設(shè)計概念;而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容,如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)等。因此EDA技術(shù)為現(xiàn)代電子理論和設(shè)計的表達(dá)與實現(xiàn)提供了可能性。正因為EDA技術(shù)豐富的內(nèi)容及其與電子技術(shù)各學(xué)科領(lǐng)域的相關(guān)性,其發(fā)展的歷程同大規(guī)模集成電路設(shè)計技術(shù)、計算機(jī)輔助工程、可編程邏輯器件,以及電子設(shè)計技術(shù)和工藝是同步的。就過去30年的電子技術(shù)的發(fā)展歷程,可大致將EDA技術(shù)的發(fā)展分為

5、3個階段。第一階段:20世紀(jì)70年代,在集成電路制作方面,MOS工藝已得到廣泛的應(yīng)用??删幊踢壿嫾夹g(shù)及其器件已經(jīng)問世,計算機(jī)作為一種運(yùn)算工具已在科研領(lǐng)域得到廣泛應(yīng)用。而在后期,CAD的概念已見雛形,這一階段人們開始利用計算機(jī)取代手工勞動,輔助進(jìn)行集成電路版圖編輯、PCB布局布線等工作,這是EDA技術(shù)的雛形。第二階段:20世紀(jì)80年代,集成電路設(shè)計進(jìn)入了CMOS(互補(bǔ)場效應(yīng)管)時代。復(fù)3EDA技術(shù)概述第1章EDA工具軟件輔助設(shè)計者來完成,

6、這僅是EDA技術(shù)應(yīng)用的一個重要方面,但本書限于篇幅不做展開。ASIC作為最終的物理平臺,集中容納了用戶通過EDA技術(shù)將電子應(yīng)用系統(tǒng)的既定功能和技術(shù)指標(biāo)具體實現(xiàn)的硬件實體。專用集成電路就是具有專門用途和特定功能的獨立集成電路器件,根據(jù)這個定義,作為EDA技術(shù)最終實現(xiàn)目標(biāo)的ASIC,可以通過3種途徑來完成(如圖11所示)。門陣列標(biāo)準(zhǔn)單元全定制ASIC設(shè)計PCB設(shè)計EDA技術(shù)ASIC設(shè)計SOPCSOC混合ASIC設(shè)計FPGACPLD可編程AS

7、IC設(shè)計圖11EDA技術(shù)實現(xiàn)目標(biāo)1可編程邏輯器件FPGA和CPLD是實現(xiàn)這一途徑的主流器件,它們的特點是直接面向用戶、具有極大的靈活性和通用性、使用方便、硬件測試和實現(xiàn)快捷、開發(fā)效率高、成本低、上市時間短、技術(shù)維護(hù)簡單、工作可靠性好等。FPGA和CPLD的應(yīng)用是EDA技術(shù)有機(jī)融合軟硬件電子設(shè)計技術(shù)、SOC和ASIC設(shè)計,以及對自動設(shè)計與自動實現(xiàn)最典型的詮釋。由于FPGA和CPLD的開發(fā)工具、開發(fā)流程和使用方法與ASIC有類似之處,因此這

8、類器件通常也被稱為可編程專用IC或可編程ASIC。2半定制或全定制ASIC基于EDA技術(shù)的半定制或全定制ASIC,根據(jù)它們的實現(xiàn)工藝,可統(tǒng)稱為掩模(Mask)ASIC,或直接稱ASIC??删幊藺SIC與掩模ASIC相比,不同之處在于前者具有面向用戶靈活多樣的可編程性,即硬件結(jié)構(gòu)的可重構(gòu)特性。3混合ASIC混合ASIC(不是指數(shù)?;旌螦SIC)主要指既含有面向用戶的FPGA可編程功能和邏輯資源,同時也含有可方便調(diào)用和配置的硬件標(biāo)準(zhǔn)單元模塊

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論