電子線路實(shí)驗(yàn)報(bào)告-多功能電子鐘電路的設(shè)計(jì)

1、華中科技大學(xué)文華學(xué)院華中科技大學(xué)文華學(xué)院電子線路實(shí)驗(yàn)設(shè)計(jì)報(bào)告題目題目：多功能數(shù)字鐘電路的設(shè)計(jì)專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)班級(jí)：2班姓名：學(xué)號(hào)：13指導(dǎo)教師：謝永鋒四：數(shù)字鐘主體電路的設(shè)計(jì)四：數(shù)字鐘主體電路的設(shè)計(jì)數(shù)字鐘系統(tǒng)由主體電路和擴(kuò)展電路兩部分組成層次模塊圖層次模塊圖數(shù)字鐘頂層模塊小時(shí)計(jì)數(shù)器分鐘計(jì)數(shù)器秒計(jì)數(shù)器六進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器六進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器數(shù)字鐘主體電路的設(shè)計(jì)：數(shù)字鐘主體電路的設(shè)計(jì)：①模24計(jì)數(shù)器的VerilogHDL設(shè)計(jì)（

2、counter24.v）小時(shí)計(jì)數(shù)器的計(jì)數(shù)規(guī)律為00—01—…—22—23—00…，即在設(shè)計(jì)時(shí)要求小時(shí)計(jì)數(shù)器的個(gè)位和十位均按BCD碼計(jì)數(shù)。②模60計(jì)數(shù)器的VerilogHDL設(shè)計(jì)（counter60.v）分和秒計(jì)數(shù)器的計(jì)數(shù)規(guī)律為00—01—…—58—59—00…，可見個(gè)位計(jì)數(shù)器從0~9計(jì)數(shù)，是一個(gè)10進(jìn)制計(jì)數(shù)器；十位計(jì)數(shù)器從0~5計(jì)數(shù)，是一個(gè)六進(jìn)制計(jì)數(shù)器?？梢韵确謩e設(shè)計(jì)一個(gè)十進(jìn)制計(jì)數(shù)器模塊（counter10.v）和一個(gè)六進(jìn)制計(jì)數(shù)器模塊（