電子線路實驗報告-多功能電子鐘電路的設(shè)計

1、華中科技大學(xué)文華學(xué)院華中科技大學(xué)文華學(xué)院電子線路實驗設(shè)計報告題目題目：多功能數(shù)字鐘電路的設(shè)計專業(yè)：計算機科學(xué)與技術(shù)班級：2班姓名：學(xué)號：13指導(dǎo)教師：謝永鋒四：數(shù)字鐘主體電路的設(shè)計四：數(shù)字鐘主體電路的設(shè)計數(shù)字鐘系統(tǒng)由主體電路和擴展電路兩部分組成層次模塊圖層次模塊圖數(shù)字鐘頂層模塊小時計數(shù)器分鐘計數(shù)器秒計數(shù)器六進(jìn)制計數(shù)器十進(jìn)制計數(shù)器六進(jìn)制計數(shù)器十進(jìn)制計數(shù)器數(shù)字鐘主體電路的設(shè)計：數(shù)字鐘主體電路的設(shè)計：①模24計數(shù)器的VerilogHDL設(shè)計（

2、counter24.v）小時計數(shù)器的計數(shù)規(guī)律為00—01—…—22—23—00…，即在設(shè)計時要求小時計數(shù)器的個位和十位均按BCD碼計數(shù)。②模60計數(shù)器的VerilogHDL設(shè)計（counter60.v）分和秒計數(shù)器的計數(shù)規(guī)律為00—01—…—58—59—00…，可見個位計數(shù)器從0~9計數(shù)，是一個10進(jìn)制計數(shù)器；十位計數(shù)器從0~5計數(shù)，是一個六進(jìn)制計數(shù)器。可以先分別設(shè)計一個十進(jìn)制計數(shù)器模塊（counter10.v）和一個六進(jìn)制計數(shù)器模塊（