計(jì)算機(jī)組成原理習(xí)題解答

1、1《計(jì)算機(jī)組成原理》習(xí)題解答《計(jì)算機(jī)組成原理》習(xí)題解答第1章1.解釋概念或術(shù)語：實(shí)際機(jī)器、虛擬機(jī)器，機(jī)器指令、機(jī)器指令格式，主機(jī)、CPU、主存、IO、PC、IR、ALU、CU、AC、MAR、MDR，機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、指令字長(zhǎng)、CPI、TC、主頻、響應(yīng)時(shí)間、吞吐量、MIPS、MFLOPS。答：略2.如何理解計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)？說明高級(jí)語言、匯編語言及機(jī)器語言的差別與聯(lián)系。答：⑴計(jì)算機(jī)系統(tǒng)是由軟件和硬件結(jié)合而成的整體。為了提高計(jì)算機(jī)系統(tǒng)

2、的好用性，程序設(shè)計(jì)語言的描述問題能力越來越強(qiáng)，各種程序設(shè)計(jì)語言大體上是一種層次結(jié)構(gòu)，即高等級(jí)編程語言指令包含低等級(jí)編程語言指令的全部功能。對(duì)于使用不同層次編程語言的程序員來說，他們所看到的同一計(jì)算機(jī)系統(tǒng)的屬性是不同的，這些屬性反映了同一計(jì)算機(jī)系統(tǒng)的不同層次的特征，即同一計(jì)算機(jī)系統(tǒng)可劃分成多個(gè)層次結(jié)構(gòu)，不同層次的結(jié)構(gòu)反映的計(jì)算機(jī)系統(tǒng)的特征不同而已。⑵機(jī)器語言是能夠被計(jì)算機(jī)硬件直接識(shí)別和執(zhí)行的程序設(shè)計(jì)語言，機(jī)器語言是一種面向硬件的、數(shù)字式程

3、序設(shè)計(jì)語言；匯編語言和高級(jí)語言均用符號(hào)表示機(jī)器語言指令，指令很容易閱讀和編寫、但不能被硬件直接識(shí)別和執(zhí)行，它們均是一種面向軟件的、符號(hào)式程序設(shè)計(jì)語言；相對(duì)于匯編語言而言，高級(jí)語言描述問題的能力更強(qiáng)；高級(jí)語言和匯編語言程序必須翻譯成機(jī)器語言程序后，才能在計(jì)算機(jī)硬件上執(zhí)行。3.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成的定義各是什么？?jī)烧咧g有何關(guān)系？答：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是指機(jī)器語言程序員或編譯程序編寫者所看到的計(jì)算機(jī)系統(tǒng)的屬性，包括概念性結(jié)構(gòu)和功能特性兩個(gè)

4、方面。主要研究計(jì)算機(jī)系統(tǒng)軟硬件交界面的定義及其上下的功能分配。計(jì)算機(jī)組成是指計(jì)算機(jī)硬件設(shè)計(jì)人員所看到的計(jì)算機(jī)系統(tǒng)的屬性。主要研究如何合理地邏輯實(shí)現(xiàn)硬件的功能。計(jì)算機(jī)組成是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)。4.馮諾依曼模型的存儲(chǔ)程序原理包含哪些內(nèi)容、對(duì)計(jì)算機(jī)硬件和軟件有哪些要求？馮諾依曼模型計(jì)算機(jī)的特點(diǎn)有哪些？答：存儲(chǔ)程序原理是指程序和數(shù)據(jù)預(yù)先存放在存儲(chǔ)器中，機(jī)器工作時(shí)自動(dòng)按程序的邏輯順序從存儲(chǔ)器中逐條取出指令并執(zhí)行。存儲(chǔ)程序原理要求存儲(chǔ)器是由定

5、長(zhǎng)單元組成的、按地址訪問的、一維線性空間結(jié)構(gòu)的存儲(chǔ)部件；要求軟件指令支持用地址碼表示操作數(shù)在存儲(chǔ)器中的地址，指令長(zhǎng)度為存儲(chǔ)單元長(zhǎng)度的倍數(shù)，編程語言中必須有轉(zhuǎn)移型指令，以實(shí)現(xiàn)程序存儲(chǔ)順序到程序邏輯順序的轉(zhuǎn)變。馮諾依曼模型計(jì)算機(jī)的特點(diǎn)可歸納為如下幾點(diǎn)：⑴計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備組成；⑵存儲(chǔ)器是由定長(zhǎng)單元組成的、按地址訪問的、一維線性空間結(jié)構(gòu)；⑶程序由指令組成，指令和數(shù)據(jù)以等同地位存放在存儲(chǔ)器中；⑷機(jī)器工作時(shí)自動(dòng)按程

6、序的邏輯順序從存儲(chǔ)器中逐條取出指令并執(zhí)行；3細(xì))。簡(jiǎn)述執(zhí)行過程與馮諾依曼模型的存儲(chǔ)程序原理的關(guān)系。答：基于累加器CPU的的主機(jī)框圖如下：CPU設(shè)備運(yùn)算器AddrDataCmd主存儲(chǔ)器MARMDR…控制信號(hào)形成部件時(shí)序部件ID控制器“1”IO接口ACALUIRPC……存儲(chǔ)陣列IO電路地址譯碼器…系統(tǒng)總線IO假設(shè)s=abc程序已被調(diào)入主存、首指令地址已寫入到PC中，即(PC)=1000000000。程序運(yùn)行啟動(dòng)后，計(jì)算機(jī)硬件自動(dòng)地、逐條地、

7、按(PC)為指令地址實(shí)現(xiàn)取指令、分析指令、執(zhí)行指令的對(duì)應(yīng)操作，直到執(zhí)行到停機(jī)指令為止。假設(shè)IR中操作碼記為OP(IR）、地址碼記為AD(IR)，則s=abc程序執(zhí)行過程的具體操作如下：（1）PC→MAR、MAR→ABus、Read→CBus；MAR＝PC＝1000000000，取指令開始（2）WMFC，(PC)＋1→PC；PC＝1000000001（下條指令地址）（3）MDR→IR；IR＝0000010000100000，取指令完成ID

8、對(duì)OP(IR)譯碼；CU得知當(dāng)前為取數(shù)指令（4）AD(IR)→MAR、MAR→ABus、Read→Cbus；MAR＝0000100000，執(zhí)行指令開始（5）WMFC（6）MDR→AC；AC＝MDR＝a，執(zhí)行指令完成（7）PC→MAR、MAR→ABus、Read→CBus；MAR＝PC＝1000000001，取指令開始（8）WMFC，(PC)＋1→PC；PC＝1000000010（下條指令地址）（9）MDR→IR；IR＝000011000

9、0100001，取指令完成ID對(duì)OP(IR)譯碼；CU得知當(dāng)前為加法指令（10）AD(IR)→MAR、MAR→ABus、Read→CBus；MAR＝0000100001，執(zhí)行指令開始（11）WMFC（12）(MDR)＋(AC)→AC；AC＝a＋b，執(zhí)行指令完成（13）PC→MAR、MAR→ABus、Read→CBus；MAR＝PC＝1000000010，取指令開始（14）WMFC，(PC)＋1→PC；PC＝1000000011（下條指令

10、地址）（15）MDR→IR；IR＝0000110000100010，取指令完成ID對(duì)OP(IR)譯碼；CU得知當(dāng)前為加法指令（16）AD(IR)→MAR、MAR→ABus、Read→CBus；MAR＝0000100010，執(zhí)行指令開始（17）WMFC（18）(MDR)＋(AC)→AC；AC＝a＋bc，執(zhí)行指令完成（19）PC→MAR、MAR→ABus、Read→CBus；MAR＝PC＝1000000011，取指令開始（20）WMFC，(

11、PC)＋1→PC；PC＝1000000100（下條指令地址）（21）MDR→IR；IR＝0000100000001000，取指令完成ID對(duì)OP(IR)譯碼；CU得知當(dāng)前為存數(shù)指令（22）AD(IR)→MAR、MAR→ABus、Write→Cbus；MAR＝0000100000，執(zhí)行指令開始（23）AC→MDR、MDR→DBus、WMFC；MDR＝AC＝a＋bc，執(zhí)行指令完成（24）PC→MAR、MAR→ABus、Read→Cbus；MA