嵌入式三級(jí)題庫填空題報(bào)告

1、第一套為提高SoC的設(shè)計(jì)效率，減少重復(fù)開發(fā)，通常大多以IP核為基礎(chǔ)，在單個(gè)芯片上集成處理器、存儲(chǔ)器和各種接口等組件，組成一個(gè)相當(dāng)完整的計(jì)算機(jī)系統(tǒng)。按照IC設(shè)計(jì)文件的類型，IP核通常分為三種：____【1】____核、固核和___【2】____核。目前數(shù)碼相機(jī)中用于存儲(chǔ)所拍攝相片的大多是____【3】____存儲(chǔ)器，假設(shè)一臺(tái)數(shù)碼相機(jī)一次可連續(xù)拍攝65536色的1024x1024的彩色相片80張，數(shù)據(jù)壓縮比平均是4，則它使用的存儲(chǔ)器容量大約

2、是___【4】____MB。無線局域網(wǎng)（WLAN）是以太網(wǎng)與無線通信技術(shù)相結(jié)合的產(chǎn)物。它借助無線電波進(jìn)行數(shù)據(jù)傳輸，所采用的通信協(xié)議主要是____【5】____，數(shù)據(jù)傳輸速率可以達(dá)到11Mbps、54Mbps、___【6】_____Mbps甚至更高。經(jīng)典ARM處理器有7種異常：主要包括復(fù)位RESET、未定義指令UND、軟件中斷SWI、指令預(yù)取中止PABT、數(shù)據(jù)訪問中止DABT、外部中斷請(qǐng)求IRQ以及___【7】_____，其中優(yōu)先級(jí)最高的

3、異常是____【8】____。ARM處理器Ctex系列包括Ctex嵌入式處理器和Ctex應(yīng)用處理器，其中Ctex嵌入式處理器包括主要應(yīng)用于控制領(lǐng)域的___【9】_____系列和面向?qū)崟r(shí)應(yīng)用領(lǐng)域的____【10】____系列。Thumb2指令集提供了專門用于開、關(guān)中斷的專用指令，關(guān)外部中斷使用的指令為：____【11】____，開外部中斷的指令為：___【12】_____。已知ARM處理器R1＝0x12345678R2=0xFF00889

4、9，則執(zhí)行指令R0R1R2后，寄存器R0＝___【13】___，R1＝___【14】_____。某ARM匯編語言程序要調(diào)用子程序，子程序名為MySubrutine，則調(diào)用該子程序的指令為___【15】_____，子程序返回調(diào)用程序的指令為___【16】_____。按照AMBA總線規(guī)范，基于ARM內(nèi)核的嵌入式處理器芯片采用系統(tǒng)總線與___【17】_____總線兩層結(jié)構(gòu)的方式構(gòu)建片上系統(tǒng)。其中的系統(tǒng)總線主要用于連接____【18】____帶

5、寬快速組件。嵌入式系統(tǒng)的存儲(chǔ)器以半導(dǎo)體存儲(chǔ)器為主。隨著技術(shù)的不斷發(fā)展，新型存儲(chǔ)器不斷出現(xiàn)，主要包括FRAM和MRAM，分別稱為____【19】____存儲(chǔ)器和____【20】____存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量取決于該芯片的____【21】____總線的條數(shù)和____【22】____總線的位數(shù)。I2C總線被啟動(dòng)后，多個(gè)主機(jī)在每發(fā)送一個(gè)數(shù)據(jù)位時(shí)都要對(duì)SDA信號(hào)線電平進(jìn)行檢測(cè)，只要檢測(cè)的電平與自己發(fā)出的電平____【23】____就會(huì)

6、繼續(xù)占用總線。總線控制遵循的原則是誰先發(fā)送____【24】____電平誰就會(huì)掌握對(duì)總線的控制權(quán)。ARM處理器有7種異常，按向量地址從小到大排列的順序是：__【7】_____、未定義指令UND、軟件中斷SWI、指令預(yù)取中止PABT、數(shù)據(jù)訪問中止DABT、__【8】_____以及快速中斷FIQ。在ARM處理器中，R0～R15是通用寄存器，其中作為堆棧指針SP使用的寄存器是___【9】____，作為程序鏈接寄存器LR使用的是___【10】__

7、__。已知ARM處理器的R1＝0x12345678R2=0xFF00FF00，則執(zhí)行指令RR0R1R2后，寄存器R0＝___【11】____，R1＝___【12】____。已知ARM處理器進(jìn)位標(biāo)志C＝1R1＝1000R2＝99執(zhí)行指令A(yù)DDCR0，R1，R2之后，R0＝___【13】____R1=___【14】____。ARM處理器用一條指令完成有條件的無符號(hào)數(shù)加法運(yùn)算，并更新CPSR中的狀態(tài)，條件是如果相等要求指令執(zhí)行R1＋R2，結(jié)果

8、送R3中，則這條指令為___【15】____；如果條件是大于，要求指令執(zhí)行R1－R2，結(jié)果放R3中，則該指令為___【16】___。為了連接ARM內(nèi)核與處理器芯片中的其他各種組件，ARM公司定義了總線規(guī)范，該規(guī)范用4個(gè)大寫英文字母表示為___【17】____，即先進(jìn)的微控制器___【18】____體系結(jié)構(gòu)。ARM處理器芯片內(nèi)部的___【19】____組件包括ADC和DAC，有的還帶有比較器等。這對(duì)于既需要處理____【20】___信號(hào)又

9、需要處理模擬信號(hào)的混合系統(tǒng)的設(shè)計(jì)提供了較好的解決方案。目前有兩種主要的閃存技術(shù)，一種是___【21】____Flash，其特點(diǎn)是以字節(jié)為單位隨機(jī)存取，另一種是___【22】____Flash，以頁（行）為單位隨機(jī)存取。（填寫用英文大寫字母表示的簡(jiǎn)稱）如存儲(chǔ)器的工作頻率為333MHz，數(shù)據(jù)線寬度為32位，每個(gè)周期傳輸1次數(shù)據(jù)，則存儲(chǔ)器的帶寬=___【23】____MBs。若存儲(chǔ)器總線采用串行總線，以10位為一個(gè)數(shù)據(jù)幀（包含一個(gè)字節(jié)的存儲(chǔ)數(shù)

10、據(jù)），則總線帶寬=總線頻率___【24】____。SPI的信號(hào)線MISO稱為____【25】___數(shù)據(jù)線MOSI稱為___【26】____數(shù)據(jù)線。響應(yīng)時(shí)間（ResponseTime）是計(jì)算機(jī)從識(shí)別一個(gè)外部事件到做出響應(yīng)的時(shí)間。在RTOS運(yùn)行過程中響應(yīng)時(shí)間是重要指標(biāo)之一，其具體指標(biāo)包括：___【27】____延遲時(shí)間和___【28】____切換時(shí)間。μCOSII是目前常用的嵌入式操作系統(tǒng)之一，其內(nèi)核只提供____【29】___調(diào)度、任務(wù)間

11、通信與同步、任務(wù)管理、時(shí)間管理和___【30】____管理等基本功能，資源消耗非常小。具有操作系統(tǒng)的嵌入式系統(tǒng)加電后最初執(zhí)行的操作稱為引導(dǎo)或者自舉（Boot），對(duì)應(yīng)的程序稱為引導(dǎo)程序，或者引導(dǎo)加載程序（Bootloader）。引導(dǎo)加載程序主要完成___【31】____、外設(shè)存在自檢、內(nèi)存地址映射、初始化外圍設(shè)備、內(nèi)存尋址定位、加載并啟動(dòng)___【32】____。由于Bootloader的實(shí)現(xiàn)依賴于CPU的體系結(jié)構(gòu)，因此大多數(shù)Bootloa