章組合電路復(fù)習(xí)題

1、4組合邏輯電路組合邏輯電路193多選題多選題3A1311188051.用門電路進(jìn)行組合邏輯電路設(shè)計(jì)可能進(jìn)行的步驟有()。A列真值表和寫(xiě)出邏輯函數(shù)式B邏輯函數(shù)化簡(jiǎn)與轉(zhuǎn)換C畫(huà)出狀態(tài)轉(zhuǎn)換圖D畫(huà)出邏輯圖1.ABD2.用中規(guī)模集成電路進(jìn)行組合邏輯電路設(shè)計(jì)主要有()。A電路功能全選用B電路功能部分選用C電路功能擴(kuò)展使用D電路功能改動(dòng)使用2.ABCD3.組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是()。A只含有門電路B不含反饋電路C可以有觸發(fā)器D不含存儲(chǔ)單元3.

2、ABD4.下列電路中，屬于組合邏輯電路的有()。A觸發(fā)器B編碼器C數(shù)據(jù)選擇器D寄存器4.BC5.下列電路中，不屬于組合邏輯電路的有()。A全加器B計(jì)數(shù)器C數(shù)據(jù)選擇器D寄存器5.BD6.對(duì)用門電路組成的組合電路進(jìn)行分析可能進(jìn)行的步驟有()。A從輸入出發(fā)逐級(jí)寫(xiě)出各門電路的輸出表達(dá)式直至寫(xiě)出邏輯函數(shù)的表達(dá)式B對(duì)各輸出函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)與轉(zhuǎn)換C列出各邏輯函數(shù)的真值表A與非門B或非門C與門D或門2.D3.用低電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路

3、時(shí)，還需要()。A與非門B或非門C與門D或門3.A4.在下列電路中，只有()屬于組合邏輯電路。A觸發(fā)器B計(jì)數(shù)器C數(shù)據(jù)選擇器D寄存器4.C5.在組合邏輯電路的常用設(shè)計(jì)方法中，可以用()來(lái)表示邏輯抽象的結(jié)果。A真值表B狀態(tài)表C狀態(tài)圖D特性方程5.A6.組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn)是由于()引起的。A電路不是最簡(jiǎn)B電路有多個(gè)輸出C電路中存在延遲D電路使用不同的門電路6.C7.能實(shí)現(xiàn)從多個(gè)輸入端中選出一路作為輸出的電路稱為()。A觸發(fā)器B計(jì)數(shù)器C數(shù)

4、據(jù)選擇器D譯碼器7.C8.能完成兩個(gè)1位二進(jìn)制數(shù)相加并考慮到低位來(lái)的進(jìn)位的器件稱為()。A編碼器B譯碼器C全加器D半加器8.C9.只考慮本位數(shù)而不考慮低位來(lái)的進(jìn)位的加法稱為()。A全加B半加C全減D半減9.B10.用來(lái)判斷電路全部輸入中“1”的個(gè)數(shù)奇偶性的電路稱為()。A觸發(fā)器B計(jì)數(shù)器C數(shù)據(jù)選擇器D奇偶校驗(yàn)器10.D11.用代碼代表特定信號(hào)或者將代碼賦予特定含義的過(guò)程稱為()。A譯碼B編碼C數(shù)據(jù)選擇D奇偶校驗(yàn)11.B12.把代碼的特定含