一款基帶通信芯片中TD-SCDMA模塊的低功耗后端設計.pdf

1、隨著半導體制造技術(shù)的發(fā)展，市場對移動電子設備的要求越來越高，超深亞微米工藝已廣泛應用于芯片制造，芯片的低功耗設計變得越來越重要。當前的低功耗設計已經(jīng)有相應的理論基礎和一些相應的設計技術(shù)，比如從降低動態(tài)功耗出發(fā)的門控時鐘技術(shù)；從降低靜態(tài)功耗出發(fā)的多閾值電壓技術(shù)、門控電源技術(shù)，以及較復雜的動態(tài)頻率電壓縮放技術(shù)等等。然而當前芯片規(guī)模龐大，功能種類繁多，運行頻率越來越高，增加了對其進行低功耗設計的復雜程度。鑒于各種低功耗技術(shù)都會對設計本身帶來不

2、同程度的影響，因此需要針對不同的設計需求合理地規(guī)劃使用低功耗方法。
　　本課題來源于英特爾無線通信技術(shù)公司的一款手機基帶芯片項目，對其中的TD-SCDMA通信模塊完成了低功耗的后端設計，并提出了基于數(shù)據(jù)路徑的動態(tài)低功耗方法設想，在 TD模塊的后端設計中對其進行了探索。本文首先研究了數(shù)字電路中的功耗理論，對現(xiàn)有的低功耗技術(shù)及統(tǒng)一電源格式UPF進行了分析，在此基礎上完成了TD模塊的低功耗后端設計。針對TD模塊的特點，在后端設計中進行了

3、合理的UPF定義與布局規(guī)劃工作，討論并實現(xiàn)了電源規(guī)劃、布局、時鐘樹與布線等內(nèi)容。隨后在此基礎上，本文繼續(xù)深入研究了基于數(shù)據(jù)路徑的動態(tài)低功耗技術(shù)（Dynamic Power Reduction of Data Paths，DPRDP），詳細論證了這一技術(shù)的理論基礎，并初步討論了其在后端設計中的應用方法。通過將動態(tài)低功耗技術(shù)DPRDP加入已經(jīng)完成的TD模塊后端設計流程，可以實際探索其在芯片后端設計階段對時序、布線擁塞等方面帶來的影響，以及各

4、個步驟執(zhí)行時間的變化情況。而最終的結(jié)果可以通過功耗分析來與之前的數(shù)據(jù)進行比較，確定基于數(shù)據(jù)路徑的動態(tài)低功耗技術(shù)的有效性。
　　本文中的設計使用了新思科技公司的 IC Compiler物理設計工具、PrimeTime時序分析工具與PrimeTime-PX功耗計算工具，采用臺積電28nm工藝，完成了不同設計流程的 TD模塊后端設計。根據(jù)功耗計算的結(jié)果，采用基于數(shù)據(jù)路徑的動態(tài)低功耗方法最多可使 TD模塊的動態(tài)功耗降低約20％，進而使得總