一款低功耗藍牙SoC的設(shè)計與驗證.pdf

1、隨著電子技術(shù)的發(fā)展，越來越多的智能設(shè)備出現(xiàn)在人們的生活中。物聯(lián)網(wǎng)的概念提出將這些智能設(shè)備相互連接，從而更好地提高人們的生活品質(zhì)，這對無線通信芯片提出了需求。同時智能設(shè)備也向著小型化和集成化的方向發(fā)展，對低功耗提出了一定要求。本文基于以上背景設(shè)計了一款低功耗藍牙SoC芯片XD1336，并對其進行了仿真驗證與FPGA驗證。
　　文章簡要介紹了低功耗藍牙 SoC的發(fā)展背景和數(shù)字系統(tǒng)的設(shè)計流程。下面就流程中設(shè)計與驗證兩個步驟，結(jié)合低功耗藍

2、牙SoC進行了闡述。
　　論文首先對整個芯片的架構(gòu)進行了描述，簡要介紹了系統(tǒng)各個模塊的功能。之后就筆者在項目中參與設(shè)計和驗證的工作進行了詳細介紹。包括調(diào)制解調(diào)模塊的原理以及數(shù)字實現(xiàn)的具體方案、RF控制模塊的設(shè)計、系統(tǒng)的低功耗模式以及實現(xiàn)的具體技術(shù)細節(jié)。其中低功耗模式介紹了Sleep、Deep Sleep和Shutdown三種模式，并分析了他們的應(yīng)用環(huán)境。實現(xiàn)低功耗的具體細節(jié)涉及了門控時鐘、隔離單元以及 CPF文件的應(yīng)用。
　

3、　接下來對上述部分進行了仿真，以驗證設(shè)計是否符合要求。這一部分使用計算機仿真軟件，對數(shù)字邏輯進行仿真并產(chǎn)生波形，并觀察信號波形來確認設(shè)計是否實現(xiàn)了預(yù)期的功能。這一部分首先介紹了仿真平臺的搭建，之后依次分析了調(diào)制解調(diào)模塊、RF控制模塊以及低功耗模式的仿真波形。從仿真波形可以看出，調(diào)制解調(diào)模塊可以正常地處理信號，并可以與測試模型通信；RF控制模塊信號的時序與設(shè)計要求一致；低功耗模式下相關(guān)的信號跳變正常，說明系統(tǒng)進入了低功耗模式。這一部分通過

4、仿真驗證，得出了系統(tǒng)功能符合設(shè)計要求的結(jié)論。
　　然后介紹了利用FPGA補充驗證系統(tǒng)功能的工作。此處首先介紹了 FPGA與CPLD的差別，闡明了選擇FPGA作為驗證平臺的理由。接著對搭建的FPGA驗證平臺做了簡要描述。之后提出了進行FPGA驗證平臺與PTS Dongle通信測試，同時通過內(nèi)嵌式分析邏輯分析儀抓取的重要信號的波形的驗證方案。經(jīng)過測試驗證，F(xiàn)PGA驗證平臺可以和PTS Dongle正常通信，邏輯分析儀抓取的信號也與仿真