一款低功耗藍(lán)牙SoC的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著電子技術(shù)的發(fā)展，越來(lái)越多的智能設(shè)備出現(xiàn)在人們的生活中。物聯(lián)網(wǎng)的概念提出將這些智能設(shè)備相互連接，從而更好地提高人們的生活品質(zhì)，這對(duì)無(wú)線通信芯片提出了需求。同時(shí)智能設(shè)備也向著小型化和集成化的方向發(fā)展，對(duì)低功耗提出了一定要求。本文基于以上背景設(shè)計(jì)了一款低功耗藍(lán)牙SoC芯片XD1336，并對(duì)其進(jìn)行了仿真驗(yàn)證與FPGA驗(yàn)證。
　　文章簡(jiǎn)要介紹了低功耗藍(lán)牙 SoC的發(fā)展背景和數(shù)字系統(tǒng)的設(shè)計(jì)流程。下面就流程中設(shè)計(jì)與驗(yàn)證兩個(gè)步驟，結(jié)合低功耗藍(lán)

2、牙SoC進(jìn)行了闡述。
　　論文首先對(duì)整個(gè)芯片的架構(gòu)進(jìn)行了描述，簡(jiǎn)要介紹了系統(tǒng)各個(gè)模塊的功能。之后就筆者在項(xiàng)目中參與設(shè)計(jì)和驗(yàn)證的工作進(jìn)行了詳細(xì)介紹。包括調(diào)制解調(diào)模塊的原理以及數(shù)字實(shí)現(xiàn)的具體方案、RF控制模塊的設(shè)計(jì)、系統(tǒng)的低功耗模式以及實(shí)現(xiàn)的具體技術(shù)細(xì)節(jié)。其中低功耗模式介紹了Sleep、Deep Sleep和Shutdown三種模式，并分析了他們的應(yīng)用環(huán)境。實(shí)現(xiàn)低功耗的具體細(xì)節(jié)涉及了門(mén)控時(shí)鐘、隔離單元以及 CPF文件的應(yīng)用。
　

3、　接下來(lái)對(duì)上述部分進(jìn)行了仿真，以驗(yàn)證設(shè)計(jì)是否符合要求。這一部分使用計(jì)算機(jī)仿真軟件，對(duì)數(shù)字邏輯進(jìn)行仿真并產(chǎn)生波形，并觀察信號(hào)波形來(lái)確認(rèn)設(shè)計(jì)是否實(shí)現(xiàn)了預(yù)期的功能。這一部分首先介紹了仿真平臺(tái)的搭建，之后依次分析了調(diào)制解調(diào)模塊、RF控制模塊以及低功耗模式的仿真波形。從仿真波形可以看出，調(diào)制解調(diào)模塊可以正常地處理信號(hào)，并可以與測(cè)試模型通信；RF控制模塊信號(hào)的時(shí)序與設(shè)計(jì)要求一致；低功耗模式下相關(guān)的信號(hào)跳變正常，說(shuō)明系統(tǒng)進(jìn)入了低功耗模式。這一部分通過(guò)

4、仿真驗(yàn)證，得出了系統(tǒng)功能符合設(shè)計(jì)要求的結(jié)論。
　　然后介紹了利用FPGA補(bǔ)充驗(yàn)證系統(tǒng)功能的工作。此處首先介紹了 FPGA與CPLD的差別，闡明了選擇FPGA作為驗(yàn)證平臺(tái)的理由。接著對(duì)搭建的FPGA驗(yàn)證平臺(tái)做了簡(jiǎn)要描述。之后提出了進(jìn)行FPGA驗(yàn)證平臺(tái)與PTS Dongle通信測(cè)試，同時(shí)通過(guò)內(nèi)嵌式分析邏輯分析儀抓取的重要信號(hào)的波形的驗(yàn)證方案。經(jīng)過(guò)測(cè)試驗(yàn)證，F(xiàn)PGA驗(yàn)證平臺(tái)可以和PTS Dongle正常通信，邏輯分析儀抓取的信號(hào)也與仿真