LTE系統(tǒng)同步的低功耗FPGA實(shí)現(xiàn).pdf

1、LTE（長期演進(jìn)）作為3G向4G演進(jìn)的主流技術(shù)已得到了越來越大的關(guān)注，其相關(guān)產(chǎn)業(yè)也迎來了新的時(shí)代。在LTE系統(tǒng)中，同步技術(shù)是接收終端正確恢復(fù)基站數(shù)據(jù)的重要手段。
　　本文對(duì)LTE系統(tǒng)同步技術(shù)進(jìn)行了深入研究，對(duì)現(xiàn)有同步檢測算法在硬件實(shí)現(xiàn)上的復(fù)雜度和性能提出改進(jìn)。采用分段時(shí)域相關(guān)算法對(duì)LTE系統(tǒng)下行主同步信號(hào)(PSS)、輔同步信號(hào)(SSS)進(jìn)行滑動(dòng)相關(guān)檢測，并設(shè)計(jì)FFT模塊來完成同步信號(hào)在時(shí)-頻域間的變換。本設(shè)計(jì)利用Xilinx公司的

2、Virtex7系列FPGA芯片來搭建硬件平臺(tái)，首先找到主同步信號(hào)所在OFDM中的起止位置，再依據(jù)CP類型確定輔同步信號(hào)位置，最后快速準(zhǔn)確的識(shí)別出小區(qū)ID，實(shí)現(xiàn)UE與基站間的時(shí)頻同步。同步算法在硬件中的實(shí)現(xiàn)采用Verilog HDL進(jìn)行建模。功能仿真、邏輯綜合、RTL級(jí)實(shí)現(xiàn)均由Xilinx軟件工具ISE完成。通過改進(jìn)同步算法和優(yōu)化Veritog代碼的編寫以減少FPGA上的資源占用，從而有效降低終端芯片的功耗。
　　最后，利用Matl