低功耗抗串擾總線編碼及其FPGA驗證.pdf_第1頁
已閱讀1頁,還剩64頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著集成電路特征尺寸的減小,全局總線線長增加、時鐘頻率增大和線間距縮小等因素使得總線性能不斷惡化。深亞微米工藝下,耦合電容已經(jīng)接近或超過對地電容使得總線能量不斷增加,總線功耗已經(jīng)占據(jù)芯片總功耗的20%-30%,成為制約芯片性能的關鍵因素??偩€編碼是一種算法級優(yōu)化方法,不受工藝和電氣參數(shù)的影響,因此在低功耗、串擾抑制和檢錯糾錯領域有著廣泛的應用??偩€編碼在提升總線性能方面有比傳統(tǒng)方法無可比擬的優(yōu)勢。
  論文基于時空總線編碼方法提出

2、了一種新型低功耗并且抑制串擾發(fā)生的總線編碼算法。新算法首先將總線分成若干組以降低惡性串擾發(fā)生的可能性,然后對每組子總線分別進行編碼。編碼時通過將輸入數(shù)據(jù)的奇數(shù)位和偶數(shù)位取反,將三種數(shù)據(jù)分別與總線數(shù)據(jù)判斷是否存在惡性串擾,選擇無惡性串擾的數(shù)據(jù)類型發(fā)送到總線上;對于一定存在惡性串擾的情況,在時鐘的下降沿發(fā)送屏蔽字消除惡性串擾后再發(fā)送有效數(shù)據(jù)。為了指示解碼器正確解碼,編碼器向總線發(fā)送有效數(shù)據(jù)的同時,通過冗余線發(fā)送所選數(shù)據(jù)的類型。
  M

3、ATLAB仿真結果表明,對于32位隨機數(shù)據(jù),本算法能夠降低大約24.9%的總線功耗,而惡性串擾發(fā)生幾率由88.13%降低到11%。此外,為了分析編解碼器系統(tǒng)的功耗,由PrimePower計算門級編碼器、解碼器和總線工作時的功耗。結果顯示,180nm工藝下,總線線長約9.6mm時,與未編碼總線系統(tǒng)相比,新編碼算法能夠節(jié)省大約15.34%的系統(tǒng)功耗,并且隨著總線線長的增加和特征尺寸的減小效果更加明顯。
  為了研究新算法在降低功耗和抑

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論