直接序列擴(kuò)頻技術(shù)的研究和FPGA實(shí)現(xiàn).pdf

1、從初步探索于軍事對(duì)抗領(lǐng)域，到廣泛應(yīng)用于民用通信領(lǐng)域，擴(kuò)展頻譜通信已經(jīng)在抗干擾、抗多徑、抗噪聲、抗截獲等方面顯示出良好性能。這其中，直接序列擴(kuò)頻技術(shù)因其擴(kuò)頻序列具有良好的偽隨機(jī)性，還在信息隱蔽性和多址通信等方面展現(xiàn)出其獨(dú)有的優(yōu)勢(shì)。如何設(shè)計(jì)性能穩(wěn)定的同步鏈路和數(shù)據(jù)鏈路，對(duì)抗復(fù)雜的信道環(huán)境，完成幀頭的跟蹤與捕獲，補(bǔ)償信道引起的失真，成為直接序列擴(kuò)頻系統(tǒng)中的關(guān)鍵環(huán)節(jié)。
　　本文針對(duì)直接序列擴(kuò)頻系統(tǒng)的技術(shù)特點(diǎn)，分析其在 AWGN（Addit

2、ive White Gaussian Noise）信道，Rayleigh信道和COST207信道下系統(tǒng)性能，利用Xilinx公司的xc5vsx95t芯片完成直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)和硬件實(shí)現(xiàn)，并對(duì)設(shè)計(jì)的硬件系統(tǒng)進(jìn)行測(cè)試。具體包括：
　　首先，利用Matlab仿真軟件，完成同步鏈路的設(shè)計(jì)和性能測(cè)試。同步鏈路設(shè)計(jì)主要包括擴(kuò)頻序列的選取，濾波器的設(shè)計(jì)，幀同步設(shè)計(jì)和頻偏估計(jì)設(shè)計(jì)等。
　　其中，系統(tǒng)設(shè)計(jì)采用了兩種可配置的擴(kuò)頻因子。SF=

3、4時(shí)，系統(tǒng)可以實(shí)現(xiàn)在良好信道環(huán)境下快速數(shù)據(jù)傳輸；SF=128時(shí)，系統(tǒng)可以實(shí)現(xiàn)強(qiáng)干擾，強(qiáng)噪聲環(huán)境下可靠數(shù)據(jù)傳輸。幀同步過程中，采用滑動(dòng)相關(guān)的方式完成幀頭的捕獲與跟蹤。并利用相鄰兩個(gè)相關(guān)峰之間的相位差，估算出實(shí)時(shí)頻偏，補(bǔ)償射頻端帶來的頻率失真。在同步鏈路設(shè)計(jì)的基礎(chǔ)上，通過Matlab仿真選取適當(dāng)?shù)拈T限因子，測(cè)試同步鏈路在AWGN信道，Rayleigh信道和COST207信道中的同步性能。
　　其次，利用ISE（Integrated S

4、oftware Environment）等硬件設(shè)計(jì)工具，完成數(shù)據(jù)鏈路的設(shè)計(jì)和整個(gè)硬件系統(tǒng)的實(shí)現(xiàn)。此硬件系統(tǒng)由FPGA（Field－Programmable Gate Array）和DSP（Digital Signal Processor）協(xié)同完成。采用模塊化結(jié)構(gòu)進(jìn)行設(shè)計(jì)。其中DSP主要完成信號(hào)的調(diào)制解調(diào)，編碼譯碼，誤碼統(tǒng)計(jì)等符號(hào)級(jí)數(shù)據(jù)處理；FPGA主要完成數(shù)據(jù)的擴(kuò)頻、加擾、同步、解擾、解擴(kuò)等碼片級(jí)數(shù)據(jù)處理。FPGA與DSP之間通過EMI