直接序列擴頻技術的研究和FPGA實現(xiàn).pdf

1、從初步探索于軍事對抗領域，到廣泛應用于民用通信領域，擴展頻譜通信已經(jīng)在抗干擾、抗多徑、抗噪聲、抗截獲等方面顯示出良好性能。這其中，直接序列擴頻技術因其擴頻序列具有良好的偽隨機性，還在信息隱蔽性和多址通信等方面展現(xiàn)出其獨有的優(yōu)勢。如何設計性能穩(wěn)定的同步鏈路和數(shù)據(jù)鏈路，對抗復雜的信道環(huán)境，完成幀頭的跟蹤與捕獲，補償信道引起的失真，成為直接序列擴頻系統(tǒng)中的關鍵環(huán)節(jié)。
　　本文針對直接序列擴頻系統(tǒng)的技術特點，分析其在 AWGN（Addit

2、ive White Gaussian Noise）信道，Rayleigh信道和COST207信道下系統(tǒng)性能，利用Xilinx公司的xc5vsx95t芯片完成直接序列擴頻系統(tǒng)的設計和硬件實現(xiàn)，并對設計的硬件系統(tǒng)進行測試。具體包括：
　　首先，利用Matlab仿真軟件，完成同步鏈路的設計和性能測試。同步鏈路設計主要包括擴頻序列的選取，濾波器的設計，幀同步設計和頻偏估計設計等。
　　其中，系統(tǒng)設計采用了兩種可配置的擴頻因子。SF=

3、4時，系統(tǒng)可以實現(xiàn)在良好信道環(huán)境下快速數(shù)據(jù)傳輸；SF=128時，系統(tǒng)可以實現(xiàn)強干擾，強噪聲環(huán)境下可靠數(shù)據(jù)傳輸。幀同步過程中，采用滑動相關的方式完成幀頭的捕獲與跟蹤。并利用相鄰兩個相關峰之間的相位差，估算出實時頻偏，補償射頻端帶來的頻率失真。在同步鏈路設計的基礎上，通過Matlab仿真選取適當?shù)拈T限因子，測試同步鏈路在AWGN信道，Rayleigh信道和COST207信道中的同步性能。
　　其次，利用ISE（Integrated S

4、oftware Environment）等硬件設計工具，完成數(shù)據(jù)鏈路的設計和整個硬件系統(tǒng)的實現(xiàn)。此硬件系統(tǒng)由FPGA（Field－Programmable Gate Array）和DSP（Digital Signal Processor）協(xié)同完成。采用模塊化結(jié)構(gòu)進行設計。其中DSP主要完成信號的調(diào)制解調(diào)，編碼譯碼，誤碼統(tǒng)計等符號級數(shù)據(jù)處理；FPGA主要完成數(shù)據(jù)的擴頻、加擾、同步、解擾、解擴等碼片級數(shù)據(jù)處理。FPGA與DSP之間通過EMI