微波開關(guān)芯片的研究與設(shè)計(jì).pdf

1、隨著無(wú)線通信技術(shù)的不斷發(fā)展，現(xiàn)代微波系統(tǒng)對(duì)成本和集成度的要求越來(lái)越高，因此，采用互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝將微波收發(fā)系統(tǒng)所有模塊集成在同一塊硅晶片上一直都是國(guó)內(nèi)外研究的熱點(diǎn)。目前，微波功率放大器和微波開關(guān)由于高功率處理能力的要求是微波前端實(shí)現(xiàn)全集成的主要限制因素，這篇文章主要對(duì)硅基CMOS微波開關(guān)進(jìn)行研究，推動(dòng)微波系統(tǒng)的前進(jìn)與發(fā)展。
　　本文對(duì)微波開關(guān)關(guān)鍵性能參數(shù)進(jìn)行了詳細(xì)地研究，并著重針對(duì)功率處理能力提出了改善方法，同

2、時(shí)也探究了關(guān)鍵無(wú)源器件的模型和工作機(jī)制，以指導(dǎo)高品質(zhì)無(wú)源器件的設(shè)計(jì)。
　　三阱體硅互補(bǔ)金屬氧化物半導(dǎo)體（Triple-well Bulk CMOS）工藝的襯底導(dǎo)電性和寄生電容使高頻微波體硅CMOS開關(guān)難以實(shí)現(xiàn)低插入損耗，因此基于集總等效傳輸線結(jié)構(gòu)設(shè)計(jì)高頻微波開關(guān)以緩解晶體管的襯底泄漏損耗，從而獲得低插損性能。高頻高隔離度微波開關(guān)的設(shè)計(jì)在低插損微波開關(guān)基礎(chǔ)上通過(guò)結(jié)構(gòu)串疊來(lái)實(shí)現(xiàn)，以插損的犧牲換取隔離度的提升，并以晶體管串疊技術(shù)和前饋電

3、容技術(shù)改善功率處理能力。
　　絕緣體上硅（SOI）工藝由于埋氧層而可以使用高阻硅襯底緩解襯底耦合效應(yīng)。低頻微波開關(guān)使用浮體型絕緣體上硅N溝通場(chǎng)效應(yīng)晶體管（FB SOI NMOSFET），采用串并式結(jié)構(gòu)，使用晶體管串疊改善功率處理能力。論文對(duì)其封裝也進(jìn)行了考慮，并與開關(guān)進(jìn)行聯(lián)合仿真與設(shè)計(jì)，減小封裝對(duì)開關(guān)微波性能的影響。
　　通過(guò)對(duì)高頻低插損微波開關(guān)的測(cè)試，在16GHz，發(fā)射模式和接收模式的測(cè)試插損分別為4.3dB和4.1dB，

4、隔離度分別為26dB和24dB，輸入0.1dB功率壓縮點(diǎn)（IP0.1dB）和輸入1dB功率壓縮點(diǎn)（IP1dB）分別為8dBm和13.5dBm。高頻高隔離度微波開關(guān)的測(cè)試結(jié)果表明：在17.5GHz，發(fā)射模式和接收模式的插損分別為2.7dB和2.3dB，隔離度分別為42dB和31dB，發(fā)射模式的IP1dB為22dBm，IP0.1dB為17dBm。低頻高功率處理能力開關(guān)的仿真結(jié)果表明：各工作模式的插入損耗小于1.1dB，隔離度大于25dB，I