bcd工藝綜述

1、BCD 工藝及發(fā)展?fàn)顩r綜述摘要： 隨著市場(chǎng)對(duì)低功耗、 高效率節(jié)能功率電子產(chǎn)品需求的不斷擴(kuò)展， 單芯片智能功率集成電路（ SPIC）得到了迅猛發(fā)展。目前， SPIC 的制造主要采用一種稱為 BCD （Bipolar CMOS DMOS ） 的集成工藝技術(shù)， 本文根據(jù)實(shí)際工藝的電壓標(biāo)準(zhǔn)著重闡述了高壓 BCD 、 大功率 BCD以及高密度 BCD 工藝的各自特點(diǎn)及發(fā)展標(biāo)準(zhǔn)，同時(shí)介紹了世界知名 IC 制造廠商的并闡述了 BCD 工藝整體的發(fā)展特

2、點(diǎn)及趨勢(shì)。關(guān)鍵詞： SPIC 功率集成技術(shù) BCD 工藝1、引言智能功率集成電路（ SPIC）是指將高壓功率器件及低壓信號(hào)處理電路和外圍接口、檢測(cè)、保護(hù)等功能電路集成到單芯片上的集成電路技術(shù)。 SPIC 的發(fā)展依賴于目前最重要的功率集成技術(shù)—— BCD 工藝， BCD 工藝的特點(diǎn)是將硅平面工藝用到功率集成上，該工藝是一種可以將雙極、 CMOS 和 DMOS 器件同時(shí)集成到單芯片上的技術(shù)， 1986 年，由意法半導(dǎo)體公司率先研制成功了第一

3、代 BCD 工藝，當(dāng)時(shí)的技術(shù)被稱為 Multipower BCD technology [1]，是一種 4μ m 60V 工藝， 在傳統(tǒng)結(jié)隔離雙極工藝中整合進(jìn)了縱向 DMOS（VDMOS ）結(jié)構(gòu)， 該工藝采用了 12 張掩膜版，其工藝截面結(jié)構(gòu)如圖 1 所示：圖 1 ST 公司的第一代 BCD工藝集成器件剖面圖 [1]在功率應(yīng)用領(lǐng)域，與傳統(tǒng)的雙極功率工藝相比 BCD 工藝具有顯著的優(yōu)勢(shì)，最基本的優(yōu)勢(shì)就是使得電路設(shè)計(jì)者可以在高精度模擬的雙極

4、器件， 高集成度的 CMOS 器件和作為功率輸出級(jí)的 DMOS 器件之間自由選擇。由于 DMOS 具有高效率 (低損耗 )、高強(qiáng)度 (無(wú)二次擊穿 )、高耐壓、 固有的源漏二極管的存在 (作用類似續(xù)流二極管 ) 和高速的開(kāi)關(guān)特性， 因此，DMOS特別適合作為功率開(kāi)關(guān)器件， 而且其制造工藝可以和和硅柵 CMOS 制造工藝兼容， 從而有利于功率集成。整合好的 BCD 工藝可大幅降低功耗，提高系統(tǒng)性能，增加可靠性和降低成本。經(jīng)過(guò)近三十年的發(fā)展，

5、 BCD 工藝技術(shù)已經(jīng)取得了很大進(jìn)步，從第一代的 4μ m BCD 工藝發(fā)展到了第六代 0.13μ m BCD 工藝，線寬尺寸不斷減小的同時(shí)也采用了更先進(jìn)的多層金屬布線系統(tǒng)， 使得 BCD 工藝與純 CMOS 工藝發(fā)展差距縮??； 另一方面， BCD 工藝向著標(biāo)準(zhǔn)化模塊化發(fā)展， 其基本工序標(biāo)準(zhǔn)化， 混合工藝則由這些基本工序組合而成， 設(shè)計(jì)人員可以根據(jù)各自的需要增減相應(yīng)的工藝步驟。當(dāng)今 BCD 工藝中的 CMOS 與純 CMOS 完全兼容，

6、現(xiàn)有的圖形單元庫(kù)可以直接被混合工藝電路調(diào)用?？偟膩?lái)說(shuō)，今后的 BCD 工藝主要向著高壓，高功率和高密度這三個(gè)方向發(fā)展，同時(shí)提高與 CMOS 工藝的工藝兼容性， 并針對(duì)更多的應(yīng)用需要靈活化工藝設(shè)計(jì)；另外， BCD 技術(shù)與SOI技術(shù)相結(jié)合也是一種非常重要的趨勢(shì)，目前一些新興的 BCD 技術(shù)也已經(jīng)形成體系，如：HVCMOS-BCD 主要用于彩色顯示驅(qū)動(dòng)， RF-BCD 主要用于實(shí)現(xiàn)手機(jī) RF功率放大輸出級(jí)，BCD-SOI 主要用于無(wú)線通信。

7、BCD 工藝的發(fā)展使更多復(fù)雜的功能可以集成。這使 SPIC的設(shè)精選文庫(kù)— 3 (a) (b) BULKBOXN+ N+ N+ P+ N+ N+ P+ P+ N+ N+ Pbase P-Well P-Well N-Well N-Well N-Well N-WellS D D G G S D G S D G E C BSiO 2 SiO 2 SiO 2 SiO 2 SiO 2NLDMOS CMOS NPN(c) 圖 2 BCD 工藝中的隔離

8、技術(shù)： (a)自隔離 [7]；(b)結(jié)隔離 [7]； (c)介質(zhì)隔離自隔離技術(shù)是利用晶體管和襯底之間形成的自然形成的反偏 PN結(jié)來(lái)實(shí)現(xiàn)隔離的，NMOS 晶體管的 P阱與 N型外延層， PMOS的P型源漏與 N型外延之間均形成 PN結(jié)，只要保證這些 PN結(jié)均反偏，則各器件就被隔離開(kāi)來(lái)，漏極電流只會(huì)通過(guò)溝道到達(dá)源極而不會(huì)流到其它器件中去。自隔離方法存在一些缺陷：首先，相鄰 MOS 器件之間為場(chǎng)區(qū)，可能存在寄生的溝道，形成寄生 MOS管，電流