基于Nand Flash的大容量存儲(chǔ)裝置的設(shè)計(jì)與研究.pdf

1、Nand Flash——非易失存儲(chǔ)介質(zhì)中的一種,以更寬的溫度范圍、高抗震動(dòng)性能、高可靠性等諸多優(yōu)點(diǎn)被廣泛地應(yīng)用在了高速、低功耗的存儲(chǔ)裝置中。在現(xiàn)代的航天、軍用設(shè)備等領(lǐng)域內(nèi)中要對(duì)各種信息進(jìn)行高速采集，這些場(chǎng)合都需要高速、大容量的存儲(chǔ)裝置予以配合存儲(chǔ)。
　　本文先調(diào)研、分析了存儲(chǔ)裝置，尤其是大容量裝置的研究背景，以國(guó)內(nèi)外的研究發(fā)展為背景，針對(duì)在動(dòng)態(tài)信號(hào)測(cè)試過(guò)程中多通道數(shù)據(jù)存儲(chǔ)的實(shí)際需求，設(shè)計(jì)了一款大容量存儲(chǔ)裝置。該存儲(chǔ)裝置在單片Nan

2、d Flash的基礎(chǔ)上搭建了存儲(chǔ)陣列，該陣列是存儲(chǔ)裝置的功能主要體現(xiàn)之處。在裝置輸入端接收8路高速LVDS圖像數(shù)據(jù)，單路圖像的數(shù)據(jù)格式為：320（列）?256（行）?16（位）。在FPGA主控芯片的控制下將這些數(shù)據(jù)存儲(chǔ)在存儲(chǔ)陣列中，針對(duì)FPGA內(nèi)部的數(shù)據(jù)傳輸設(shè)計(jì)了專用的DMA傳輸方式，避免時(shí)間耗損。針對(duì)Flash芯片在編程階段不會(huì)響應(yīng)別的操作，設(shè)計(jì)了分時(shí)加載存儲(chǔ)技術(shù)以提高平均存儲(chǔ)速度。在文章中分別從硬件、軟件兩方面來(lái)闡述了LVDS接收、

3、數(shù)據(jù)的傳輸及控制等模塊，為保證大容量存儲(chǔ)裝置的可靠性，重點(diǎn)闡述了在nand Flash中數(shù)據(jù)的BCH糾錯(cuò)碼、壞塊的編碼管理、均衡損耗等。因壞塊在編碼管理過(guò)程中會(huì)出現(xiàn)同位置壞塊問(wèn)題，又設(shè)計(jì)了壞塊表重構(gòu)技術(shù)。
　　系統(tǒng)選用了Altera公司的cyclone III系列的FPGA來(lái)控制整個(gè)存儲(chǔ)系統(tǒng)，系統(tǒng)時(shí)鐘是50MHz。通過(guò)分析實(shí)驗(yàn)中所獲取的數(shù)據(jù)，說(shuō)明構(gòu)建的nand Flash存儲(chǔ)陣列裝置可以有效可靠地記錄數(shù)據(jù)、有效快速地管理壞塊，滿足