面向5G的多元LDPC碼研究及實(shí)現(xiàn).pdf

1、1963年Gallager提出了LDPC碼概念，同時(shí)也引入了基于模運(yùn)算的多元LDPC碼。1998年，Davey和MacKay將多元LDPC碼擴(kuò)展到高階的有限域GF(q)上。多元LDPC碼在中短碼長(zhǎng)區(qū)域有著卓越的性能，然而過(guò)高的譯碼復(fù)雜度限制了它的實(shí)際應(yīng)用。本文將主要對(duì)多元LDPC碼的構(gòu)造方案，編、解碼器的實(shí)現(xiàn)方案以及多元LDPC碼的應(yīng)用進(jìn)行研究。
　　論文將介紹多元LDPC碼基于消息傳遞的迭代譯碼算法，包括多元乘積求和算法(QSP

2、A)，拓展最小和算法(EMS)等，以及基于格型圖的拓展最小和算法(T-EMS)。論文詳細(xì)闡述這幾類(lèi)算法的具體譯碼步驟，同時(shí)結(jié)合具體的多元LDPC碼碼字進(jìn)行仿真，分析研究參數(shù)優(yōu)化的結(jié)果并綜合比較不同算法的譯碼性能與復(fù)雜度。
　　論文給出一種多元準(zhǔn)循環(huán)原型圖LDPC(NB-QC-PLDPC)碼構(gòu)造方案。首先，論文詳細(xì)描述外附信息轉(zhuǎn)移圖(EXIT)的具體步驟并分析門(mén)限值與GF(q)階數(shù)的關(guān)系，為構(gòu)造方案提供理論依據(jù)。接著，論文給出構(gòu)造方

3、案的每個(gè)步驟，包括原型圖結(jié)構(gòu)的優(yōu)化、移位參數(shù)的優(yōu)化放置和非零元組的選擇。論文通過(guò)構(gòu)造具體碼字對(duì)不同編碼方案進(jìn)行分析和比較。在極短碼長(zhǎng)k=96，R=0.5情形下，NB-QC-PLDPC碼的性能均優(yōu)于卷積碼、Turbo碼、WiMAX和CCSDS結(jié)構(gòu)的二元LDPC碼，獲得了與Polar相近的性能，相較于Turbo在BLER=10-3處約有1dB的性能增益。同時(shí)，也考慮多種碼長(zhǎng)和高碼率場(chǎng)景，本文構(gòu)造的NB-QC-PLDPC碼均表現(xiàn)出了優(yōu)異的性能

4、。
　　論文實(shí)現(xiàn)基于FPGA的異構(gòu)計(jì)算平臺(tái)，提出并實(shí)現(xiàn)具有線性編碼復(fù)雜度碼字的多元LDPC碼編碼器和全并行結(jié)構(gòu)的解碼器。首先，論文給出通過(guò)PCIe接口實(shí)現(xiàn)FPGA與CPU協(xié)同計(jì)算的實(shí)現(xiàn)結(jié)果，系統(tǒng)整體速率最高達(dá)190Mbps，可滿足現(xiàn)有通信系統(tǒng)速率要求。接著，論文給出多元LDPC碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述編碼器中的關(guān)鍵模塊的原理及實(shí)現(xiàn)方式，包括GF(q)乘法運(yùn)算和編碼過(guò)程兩方面。最后，論文給出全并行的多元LDPC碼解碼器的設(shè)計(jì)及

5、實(shí)現(xiàn)，詳細(xì)描繪解碼器中的若干關(guān)鍵模塊及相應(yīng)設(shè)計(jì)框圖，分別為變量節(jié)點(diǎn)、交織節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)處理單元。
　　論文探討在雙向中繼系統(tǒng)的物理層網(wǎng)絡(luò)編碼方案中采用多元LDPC碼譯碼算法，通過(guò)大量仿真驗(yàn)證采用多元LDPC碼譯碼算法的優(yōu)勢(shì)。首先，將中繼端的碼字組合看作一種特殊的多元LDPC碼給出了廣義的聯(lián)合信道譯碼及網(wǎng)絡(luò)編碼算法。接著，針對(duì)中繼端相位異步的問(wèn)題，論文提出一種符號(hào)預(yù)旋轉(zhuǎn)方案。仿真結(jié)果表明，該方案充分利用多元LDPC碼譯碼算法的糾錯(cuò)能