基于FPGA的無(wú)功功率測(cè)量?jī)x的設(shè)計(jì).pdf

1、近些年來(lái)，國(guó)民經(jīng)濟(jì)發(fā)展迅速，工業(yè)用電大大提升。大量的使用感性負(fù)荷，電網(wǎng)中出現(xiàn)了電壓偏差和電壓波動(dòng)等電能質(zhì)量問(wèn)題。無(wú)功功率是影響電網(wǎng)安全運(yùn)行的一個(gè)關(guān)鍵，無(wú)功功率補(bǔ)償是保證電網(wǎng)安全運(yùn)行的關(guān)鍵性技術(shù)手段,而無(wú)功補(bǔ)償?shù)年P(guān)鍵性技術(shù)又在于無(wú)功功率的測(cè)量，所以無(wú)功功率測(cè)量技術(shù)必然是今后的研究熱點(diǎn)。
　　目前無(wú)功功率的求解方式較多，利用Hilbert變換的方法求解是較為有效的方法，被廣泛應(yīng)用。利用Hilbert變換的方法，在頻域?qū)⒏鞔沃C波電壓分別

2、平移90°，而與后在時(shí)間域采樣電流相乘，求出各頻段的無(wú)功功率。本設(shè)計(jì)在傳統(tǒng) Hilbert變換的基礎(chǔ)上，針對(duì)電網(wǎng)中無(wú)法實(shí)現(xiàn)同步采樣這一特點(diǎn)，進(jìn)行加窗函數(shù)的預(yù)處理工作，有效的提高了計(jì)量精度。
　　傳統(tǒng)無(wú)功功率測(cè)量?jī)x是以單片機(jī)或者DSP+ARM架構(gòu)為控制核心。單片機(jī)因?yàn)楸旧砉δ艿南拗?，無(wú)法實(shí)現(xiàn)高精度無(wú)功功率的測(cè)量?；?DSP+ARM的測(cè)量?jī)x器雖然可以滿足精度要求，但有實(shí)時(shí)性上以及成本上的欠缺。隨著EDA技術(shù)的發(fā)展，新一代FPAG的性

3、能有了有了不斷的提升，同時(shí)成本上也比過(guò)去了降低了很多。從實(shí)時(shí)性考慮，F(xiàn)PGA內(nèi)部集成大量的邏輯單元模塊，可以自行搭建硬件電路，并行處理的硬件電路處理數(shù)據(jù)速度也要遠(yuǎn)遠(yuǎn)優(yōu)越于DSP器件。在成本上，由單處理取代雙處理器，價(jià)格上大大降低。在可靠性方面，F(xiàn)PGA采用內(nèi)部連線，減小了PCB板面積，可靠性更高。
　　本文采用SOPC技術(shù)，在FPGA上搭建Nios軟核，以及數(shù)據(jù)運(yùn)算模塊，在Nios核上進(jìn)行控制部分設(shè)計(jì)，并對(duì)Hilbert變換進(jìn)行全