片內(nèi)云架構(gòu)的流程引擎設(shè)計(jì)實(shí)現(xiàn).pdf

1、軟件研發(fā)歷經(jīng)了結(jié)構(gòu)化、面向?qū)ο?、面向?gòu)件和面向服務(wù)的發(fā)展過(guò)程，片內(nèi)云架構(gòu)是以面向構(gòu)件編程為基礎(chǔ)發(fā)展起來(lái)的一種基于網(wǎng)絡(luò)的粗粒度、松耦合的面向構(gòu)件的應(yīng)用系統(tǒng)架構(gòu)。片內(nèi)云架構(gòu)以其不依賴性、松耦合度、可復(fù)用性及可擴(kuò)展性等優(yōu)點(diǎn)，成為國(guó)內(nèi)外學(xué)術(shù)界的熱門研究方向，深入研究片內(nèi)云架構(gòu)對(duì)應(yīng)用系統(tǒng)及電子產(chǎn)業(yè)發(fā)展具有極為重要的意義。
　　本文設(shè)計(jì)實(shí)現(xiàn)了一種FPGA上的新型架構(gòu)——面向服務(wù)的片內(nèi)云架構(gòu)，將云計(jì)算并行處理引進(jìn)到集成電路設(shè)計(jì)中。引入軟件領(lǐng)域的

2、構(gòu)件概念，將操作原子化，設(shè)計(jì)為粗粒度的指令集，把功能實(shí)現(xiàn)模塊封裝為消息傳遞機(jī)制的原子構(gòu)件，通過(guò)片內(nèi)只寫總線實(shí)現(xiàn)各原子構(gòu)件間及原子構(gòu)件與引擎間的互聯(lián)，構(gòu)件的調(diào)用及操作的執(zhí)行由流程引擎控制完成，以上各部分的實(shí)現(xiàn)構(gòu)成了片內(nèi)云的基本架構(gòu)。流程引擎是片內(nèi)云架構(gòu)的系統(tǒng)控制核心，由語(yǔ)義流程得到當(dāng)前所需的構(gòu)件操作序列，將操作所需消息由統(tǒng)一節(jié)點(diǎn)接口打包，經(jīng)片內(nèi)只寫總線發(fā)送到所調(diào)用的構(gòu)件節(jié)點(diǎn)接口，完成信息的交互。片內(nèi)只寫總線及其互聯(lián)機(jī)制實(shí)現(xiàn)了片內(nèi)云架構(gòu)的數(shù)

3、據(jù)通信，以以太網(wǎng)為基礎(chǔ)，設(shè)計(jì)了資源訪問(wèn)協(xié)議（應(yīng)用層），統(tǒng)一構(gòu)件訪問(wèn)協(xié)議（網(wǎng)絡(luò)層）及統(tǒng)一節(jié)點(diǎn)接口訪問(wèn)協(xié)議（鏈路層），實(shí)現(xiàn)完成了片內(nèi)只寫總線的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。構(gòu)件和引擎通過(guò)統(tǒng)一節(jié)點(diǎn)接口掛接至片內(nèi)只寫總線，極大的降低了引腳間的互連，降低電路設(shè)計(jì)的復(fù)雜性，同時(shí)也提高了云計(jì)算并行處理的能力。
　　本研究根據(jù)片內(nèi)云架構(gòu)的集成電路設(shè)計(jì)方法設(shè)計(jì)實(shí)現(xiàn)AVS編碼器，用以驗(yàn)證該架構(gòu)的性能。首先進(jìn)行AVS編碼器的功能分析，確立片內(nèi)云架構(gòu)的三層模型。對(duì)需求層

4、分析，得到原子構(gòu)件的集合;對(duì)語(yǔ)義層分析，得到AVS編碼器語(yǔ)義流程的集合;對(duì)服務(wù)層分析，設(shè)計(jì)實(shí)現(xiàn)構(gòu)件的數(shù)據(jù)幀形式及實(shí)現(xiàn)AVS編碼器的原子構(gòu)件集合。將語(yǔ)義流程加載至流程引擎的構(gòu)件隊(duì)列里，流程引擎自動(dòng)調(diào)用AVS編碼器的原子構(gòu)件的序列，實(shí)現(xiàn)片內(nèi)云架構(gòu)下的AVS編碼器。
　　考慮到FPGA的高速并行處理性能，利用硬件描述語(yǔ)言VHDL設(shè)計(jì)實(shí)現(xiàn)AVS編碼器的圖像采集原子構(gòu)件、預(yù)測(cè)變換原子構(gòu)件、編碼原子構(gòu)件及碼流拼接原子構(gòu)件。為了進(jìn)一步提升AVS