版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、聲明本人鄭重聲明:所呈交的學(xué)位論文,是本人在指導(dǎo)教師的指導(dǎo)下,獨(dú)立進(jìn)行研究所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外,本論文不包含其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體,均已在文中以明確方式標(biāo)明。本聲明的法律責(zé)任由本人承擔(dān)。論文作者簽名:里越避日期l姐吐一6:立關(guān)于學(xué)位論文使用權(quán)的說(shuō)明本人完全了解太原理工大學(xué)有關(guān)保管、使用學(xué)位論文的規(guī)定,其中包括:①學(xué)校有權(quán)保管、并向有關(guān)部門(mén)送交學(xué)位論文的原件與復(fù)印
2、件;②學(xué)??梢圆捎糜坝?、縮印或其它復(fù)制手段復(fù)制并保存學(xué)位論文;⑧學(xué)校可允許學(xué)位論文被查閱或借閱;④學(xué)校可以學(xué)術(shù)交流為目的,復(fù)制贈(zèng)送和交換學(xué)位論文;⑤學(xué)??梢怨紝W(xué)位論文的全部或部分內(nèi)容(保密學(xué)位論文在解密后遵守此規(guī)定)。簽名:垂趲Et!莓I:業(yè)硅?!?。墨:導(dǎo)師簽名:太原理工大學(xué)碩士研究生學(xué)位論文器P幀部分的應(yīng)用層語(yǔ)言AVSLL7,得到語(yǔ)義流程集合;服務(wù)層實(shí)現(xiàn)原子構(gòu)件集合,定義構(gòu)件數(shù)據(jù)幀格式。AVSLL7描述的語(yǔ)義流程加載到定序器引擎流程
3、隊(duì)列中,由引擎驅(qū)動(dòng)執(zhí)行原子構(gòu)件,實(shí)現(xiàn)AVSP幀的片內(nèi)云架構(gòu)。本文利用FPGA性能高、靈活性強(qiáng)、資源豐富以及并行運(yùn)算能力快速處理AVS編碼器的P幀復(fù)雜算法,包括運(yùn)動(dòng)搜索,運(yùn)動(dòng)估計(jì),運(yùn)動(dòng)補(bǔ)償,殘差/重構(gòu),DCT變換,量化,熵編碼,反量化,IDCT變換,環(huán)路濾波等模塊。通過(guò)ISE綜合和仿真,采用100M的時(shí)鐘頻率,在Xilinxxc5vlxllot1fnl36FPGA平臺(tái)上實(shí)時(shí)實(shí)現(xiàn)D1分辨率下AVS編碼器P幀的實(shí)時(shí)編碼。關(guān)鍵字:AVS編碼器,
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 片內(nèi)云架構(gòu)AVS編碼I幀的優(yōu)化與實(shí)現(xiàn).pdf
- AVS視頻編碼中幀內(nèi)預(yù)測(cè)模塊的硬件實(shí)現(xiàn).pdf
- 片內(nèi)云架構(gòu)的流程引擎設(shè)計(jì)實(shí)現(xiàn).pdf
- 達(dá)芬奇平臺(tái)實(shí)時(shí)實(shí)現(xiàn)AVS(D1)系統(tǒng)——幀內(nèi)編碼算法.pdf
- 畢業(yè)設(shè)計(jì)---視頻編碼avs-p幀算法設(shè)計(jì)
- AVS幀內(nèi)預(yù)測(cè)解碼算法的硬件化設(shè)計(jì)與驗(yàn)證.pdf
- AVS解碼幀內(nèi)亮度預(yù)測(cè)IP模塊的硬件化設(shè)計(jì).pdf
- AVS-s視頻編碼器幀內(nèi)預(yù)測(cè)模塊和變換量化模塊硬件設(shè)計(jì).pdf
- 基于ESL設(shè)計(jì)的AVS解碼器SoC設(shè)計(jì)與幀內(nèi)預(yù)測(cè)硬件實(shí)現(xiàn).pdf
- h.264及avs解碼中幀內(nèi)預(yù)測(cè)的硬件設(shè)計(jì)和asic實(shí)現(xiàn)
- 支持1080p的h.264編碼幀內(nèi)色度預(yù)測(cè)硬件建模
- AVS編碼器關(guān)鍵模塊的硬件實(shí)現(xiàn).pdf
- AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波器硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS2編碼幀內(nèi)預(yù)測(cè)模式的快速選擇算法研究.pdf
- 高清視頻編碼的幀內(nèi)預(yù)測(cè)編碼器的架構(gòu)設(shè)計(jì).pdf
- AVS編碼器中幀內(nèi)預(yù)測(cè)與環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS1-P2快速幀內(nèi)預(yù)測(cè)算法的研究.pdf
- h.264幀內(nèi)編碼算法的硬件并行化設(shè)計(jì)
- 基于FPGA的AVS幀內(nèi)預(yù)測(cè)實(shí)現(xiàn)及碼率控制研究.pdf
- 片內(nèi)云架構(gòu)及應(yīng)用實(shí)例研究.pdf
評(píng)論
0/150
提交評(píng)論