基于閃存的存儲(chǔ)系統(tǒng)安全讀寫通路關(guān)鍵技術(shù)研究.pdf

1、閃存作為一種大容量低成本的非易失性存儲(chǔ)器，相比傳統(tǒng)磁盤的諸多優(yōu)點(diǎn)使其在各種存儲(chǔ)系統(tǒng)中得到廣泛應(yīng)用，從追求小容量低成本的嵌入式系統(tǒng)到追求大容量高性能的固態(tài)硬盤，閃存正在全方位地取代傳統(tǒng)介質(zhì)。然而與存儲(chǔ)密度高成本低等優(yōu)點(diǎn)相對(duì)應(yīng)，閃存也有必須以頁為讀寫單位和易出錯(cuò)等缺陷，需要讀寫通路提出應(yīng)對(duì)的優(yōu)化措施。進(jìn)一步地，存儲(chǔ)安全也一直是計(jì)算機(jī)信息安全領(lǐng)域的重要組成部分，尤其是在航空航天、國(guó)防和金融等關(guān)鍵領(lǐng)域具有重要意義，具體到閃存的讀寫通路一般通過選

2、定的加解密算法和可靠的真隨機(jī)數(shù)來實(shí)現(xiàn)。本文以實(shí)現(xiàn)閃存的安全讀寫通路為目標(biāo)，從優(yōu)化閃存本身缺陷和保護(hù)閃存內(nèi)數(shù)據(jù)兩個(gè)方面出發(fā)，針對(duì)這一過程中的一些關(guān)鍵技術(shù)展開研究。
　　首先我們構(gòu)建了具備基礎(chǔ)功能的讀寫通路，即實(shí)現(xiàn)對(duì)閃存的基本控制，由于閃存獨(dú)特的操作協(xié)議和數(shù)據(jù)格式，需要專門的轉(zhuǎn)換邏輯，本文經(jīng)過分析閃存的標(biāo)準(zhǔn)接口和控制時(shí)序，將基本讀寫通路分為上位機(jī)端和閃存端兩部分。上位機(jī)端主要包括若干特殊寄存器進(jìn)行全局控制，為了降低軟件復(fù)雜度，沒有采用

3、傳統(tǒng)地址寄存器和數(shù)據(jù)寄存器的間接讀寫，而是直接與閃存端進(jìn)行地址和數(shù)據(jù)交互。閃存端則由主副兩層狀態(tài)機(jī)構(gòu)成，分兩步實(shí)現(xiàn)由上位機(jī)訪存信號(hào)到子操作，再由子操作到閃存接口信號(hào)的轉(zhuǎn)化，針對(duì)多種規(guī)格閃存芯片共存的情況，通過自定義配置寄存器實(shí)現(xiàn)對(duì)異步和同步模式的同時(shí)支持。
　　而后是對(duì)閃存固有缺陷的優(yōu)化，主要包括訪問速度較慢和存儲(chǔ)數(shù)據(jù)不穩(wěn)定易出錯(cuò)等問題。由于在上位機(jī)端口采用了與閃存直接進(jìn)行地址和數(shù)據(jù)交互的方式，因此更加迫切需要通過 Cache存儲(chǔ)

4、層次解決閃存與上位機(jī)在訪問速度和數(shù)據(jù)格式上的不對(duì)稱。我們按照定義計(jì)算機(jī)系統(tǒng)中的傳統(tǒng)Cache的方式，從容量、分塊到由映射規(guī)則、替換算法和寫策略組成的Cache三要素，再根據(jù)閃存本身的特殊性，逐步確定Cache結(jié)構(gòu)。例如閃存按頁讀寫的特性就決定了對(duì)應(yīng) Cache的塊大小也被固定為閃存一頁的大小，而相比傳統(tǒng)Cache較少的塊數(shù)也意味著全相聯(lián)映射和寫回策略在查詢標(biāo)志位方面的劣勢(shì)被掩蓋，對(duì)Cache利用率和訪存性能的優(yōu)勢(shì)得到充分發(fā)揮，并根據(jù)存儲(chǔ)

5、系統(tǒng)的性能評(píng)估標(biāo)準(zhǔn)，提出了一些可行的優(yōu)化措施包括受害者緩存和關(guān)鍵內(nèi)容優(yōu)先等。最后基于ARM和FPGA平臺(tái)，集成實(shí)際閃存芯片進(jìn)行測(cè)試，體現(xiàn)出Cache對(duì)訪存性能的巨大提升。關(guān)于數(shù)據(jù)的可靠性問題，可以分為冗余和檢錯(cuò)糾錯(cuò)碼兩類解決方案，閃存的數(shù)據(jù)容量巨大不適合冗余，一般采用檢錯(cuò)糾錯(cuò)碼的方式。通過綜合對(duì)比多種檢錯(cuò)糾錯(cuò)碼包括漢明碼、BCH碼、卷積碼以及Reed-Solomon碼等之后采用了目前在高可靠性領(lǐng)域較為廣泛使用的BCH碼，二進(jìn)制編碼、糾錯(cuò)

6、能力可配以及冗余位短是其突出優(yōu)勢(shì)。然后分編碼和解碼兩方面，從BCH的構(gòu)成原理出發(fā)，完成由算法到硬件結(jié)構(gòu)的映射，并且在這個(gè)過程中，實(shí)現(xiàn)了由串行到并行，由固定參數(shù)到糾錯(cuò)能力可配置的創(chuàng)新優(yōu)化，可以適應(yīng)出錯(cuò)概率和性能需求不同的各類閃存芯片。
　　最后是提高閃存讀寫通路的安全性，而這一般通過對(duì)閃存內(nèi)數(shù)據(jù)的加密來實(shí)現(xiàn)。數(shù)據(jù)的加解密算法根據(jù)加密與解密方是否使用相同的密鑰可以分為對(duì)稱加密與非對(duì)稱加密，由于私鑰不需要公開傳播，非對(duì)稱加密相比傳統(tǒng)對(duì)稱

7、加密算法具有安全性高、密鑰短等優(yōu)點(diǎn)。我們選擇了以橢圓曲線加密算法為代表的非對(duì)稱密碼算法，而其相對(duì)復(fù)雜的算法可以經(jīng)過層層調(diào)用與拆解，得到最底層的模乘和模加減運(yùn)算之后，分別通過專用的硬件邏輯來實(shí)現(xiàn)。針對(duì)作為核心運(yùn)算的模乘，我們從分別提高內(nèi)循環(huán)和外循環(huán)并行度出發(fā)提出幾種不同思路的優(yōu)化方案，可以分別滿足側(cè)重開銷或側(cè)重性能的不同應(yīng)用，然后通過在統(tǒng)一的數(shù)據(jù)通路下添加額外運(yùn)算單元，實(shí)現(xiàn)了對(duì)素?cái)?shù)域和二進(jìn)制域的同時(shí)支持。根據(jù)在UMC0.13um工藝庫(kù)下實(shí)

8、現(xiàn)的結(jié)果，傾向于成本或性能的不同配置方案各有優(yōu)勢(shì)，適合各類不同需求的應(yīng)用。對(duì)于安全性來說，除了加密算法以外，常常作為根密鑰使用的真隨機(jī)數(shù)也是不可缺少的重要組成部分，因此我們直接在閃存讀寫通路中內(nèi)置了真隨機(jī)數(shù)產(chǎn)生器。有別于傳統(tǒng)的真隨機(jī)數(shù)需要依靠模擬器件產(chǎn)生隨機(jī)源，本文提出一種純數(shù)字邏輯構(gòu)成的低功耗真隨機(jī)數(shù)生成器，在保證隨機(jī)性通過相關(guān)檢測(cè)的前提下，充分發(fā)揮數(shù)字邏輯功耗低穩(wěn)定性高的優(yōu)點(diǎn)。
　　綜上所述，為了達(dá)到對(duì)閃存的安全高效讀寫這一目

9、標(biāo)，我們從閃存自身結(jié)構(gòu)特征出發(fā)，逐步研究解決了以下問題：通過上位機(jī)端接口和閃存端接口的方式實(shí)現(xiàn)對(duì)閃存的基本讀寫控制；通過Cache存儲(chǔ)層次優(yōu)化閃存與上位機(jī)間速度和數(shù)據(jù)格式的不對(duì)稱；通過糾錯(cuò)能力可配置的BCH碼實(shí)現(xiàn)閃存數(shù)據(jù)的檢錯(cuò)糾錯(cuò)；通過可擴(kuò)展雙域公鑰加解密邏輯實(shí)現(xiàn)對(duì)閃存內(nèi)數(shù)據(jù)的保護(hù)；以及內(nèi)置的基于純數(shù)字邏輯的低功耗真隨機(jī)數(shù)生成器。在本文研究的基礎(chǔ)上實(shí)現(xiàn)一個(gè)安全高效，能夠靈活適應(yīng)不同上位機(jī)和閃存芯片的讀寫通路，對(duì)于以閃存為主存的各種存儲(chǔ)系