虛擬儀器技術(shù)在高速DAC測(cè)試中的應(yīng)用研究.pdf

1、數(shù)模轉(zhuǎn)換器（Digital to Analog Converter，DAC）的性能是評(píng)價(jià)現(xiàn)代化電子設(shè)備性能的一個(gè)關(guān)鍵因素，由于轉(zhuǎn)換速率大于50MHz的高速DAC能夠更加快速地進(jìn)行數(shù)模轉(zhuǎn)換，所以在各種現(xiàn)代化電子設(shè)備中得到了廣泛的應(yīng)用，其中如何準(zhǔn)確、快速地測(cè)試和評(píng)價(jià)高速 DAC的性能就顯得非常重要。傳統(tǒng)儀器應(yīng)用于快速自動(dòng)化測(cè)試需求的半導(dǎo)體測(cè)試領(lǐng)域暴露出了手動(dòng)操作、獨(dú)立使用的局限性，而虛擬儀器作為測(cè)量?jī)x器發(fā)展的一個(gè)新的階段，其總線模式和多儀器

2、模塊化組合的特點(diǎn)非常有利于高速 DAC自動(dòng)化測(cè)試，對(duì)高速 DAC測(cè)試技術(shù)的發(fā)展具有非常重要的現(xiàn)實(shí)意義。本文對(duì)基于虛擬儀器的高速DAC測(cè)試技術(shù)和測(cè)試方法進(jìn)行了研究，對(duì)高速 DAC測(cè)試控制過程中的關(guān)鍵技術(shù)進(jìn)行了改進(jìn)，最后對(duì)基于虛擬儀器的高速 DAC測(cè)試系統(tǒng)進(jìn)行了設(shè)計(jì)。
　　首先，分析了高速DAC測(cè)試的具體順序控制步驟，介紹了高速DAC常會(huì)出現(xiàn)的異常狀況，提出了基于粒計(jì)算的順序控制算法設(shè)計(jì)思路，建立了高速 DAC測(cè)試粒計(jì)算層次結(jié)構(gòu)，利用

3、改進(jìn)后的加權(quán)粒度 K近鄰分類算法對(duì)測(cè)試結(jié)果進(jìn)行分類，最后在虛擬儀器軟件平臺(tái) LabVIEW上對(duì)基于粒計(jì)算的順序控制算法進(jìn)行了實(shí)現(xiàn)和驗(yàn)證。其次，分析了高速DAC靜態(tài)誤差主要來源，對(duì)比研究了幾種常用的靜態(tài)測(cè)試數(shù)字輸入碼選擇方法，在主過渡態(tài)測(cè)試法基礎(chǔ)之上再取其反碼進(jìn)行測(cè)試，增強(qiáng)了對(duì)高位數(shù)字碼組合引起的非線性誤差的測(cè)試，然后對(duì)信號(hào)與噪聲失真比 SINAD和有效位數(shù) ENOB進(jìn)行了三參數(shù)正弦波最小二乘擬合方法的研究。再次，確定了基于虛擬儀器的高速

4、 DAC測(cè)試系統(tǒng)總體設(shè)計(jì)方案，搭建了測(cè)試系統(tǒng)硬件平臺(tái)，介紹了測(cè)試板的主芯片測(cè)試電路、電源及時(shí)鐘電路、小信號(hào)采集放大電路和接口電路的詳細(xì)設(shè)計(jì)過程，確定了測(cè)試板 PCB的層疊結(jié)構(gòu)，分析了高速測(cè)試板 PCB的信號(hào)完整性，研究了模擬輸出信號(hào)走線相匹配的端接電阻，通過平面諧振分析添加了電源分配系統(tǒng)的去耦電容，設(shè)計(jì)開發(fā)了高速DAC測(cè)試系統(tǒng)軟件。
　　最后，在基于虛擬儀器的高速 DAC測(cè)試系統(tǒng)的軟硬件平臺(tái)之上，對(duì)高速 DAC樣片進(jìn)行了靜態(tài)參數(shù)和