10Gbps真隨機數(shù)產(chǎn)生器設(shè)計與驗證.pdf

1、量子密鑰分發(fā)(QKD)系統(tǒng)對真隨機數(shù)有著實時而大量的需求。且隨著QKD系統(tǒng)升級和未來小型化發(fā)展需要，現(xiàn)有商用真隨機數(shù)芯片與一些科研階段的高速真隨機數(shù)產(chǎn)生設(shè)備，均不能同時滿足速度和體積的要求。為此，QKD系統(tǒng)升級需求提出設(shè)計具有多通道的高速真隨機數(shù)產(chǎn)生器的半導(dǎo)體芯片。
　　高速真隨機數(shù)產(chǎn)生芯片需要滿足以下需求:
　　1.每路真隨機數(shù)產(chǎn)生率最高數(shù)據(jù)率需要達到1Gbps，真隨機數(shù)的輸出需要為定頻輸出，對于每一個請求（時鐘），必須有

2、一位真隨機數(shù)的輸出;
　　2.單芯片需要集成10路獨立的真隨機數(shù)產(chǎn)生通道，以滿足量子光源在指定發(fā)生頻率時，對真隨機數(shù)的并行需求;
　　3.體積和功耗盡量控制，以方便系統(tǒng)的升級和集成化設(shè)計。
　　為了實現(xiàn)上述目標，針對現(xiàn)有真隨機數(shù)產(chǎn)生方案進行研究，并選擇能容易且可靠的以半導(dǎo)體芯片形式實現(xiàn)的數(shù)字電路時鐘抖動采樣方案。首先對真隨機產(chǎn)生器的結(jié)構(gòu)進行了數(shù)學分析，并使用FPGA對方案進行拓撲結(jié)構(gòu)原型驗證;再利用半導(dǎo)體CMOS工藝完

3、成了芯片設(shè)計，通過MPW形式進行了流片加工，并進行了芯片封裝和測試。最后利用配套的高速真隨機數(shù)驗證系統(tǒng)采集真隨機數(shù)，用于NIST隨機數(shù)測試。
　　最終，真隨機數(shù)產(chǎn)生器原型芯片實現(xiàn)了如下指標，成功完成預(yù)期設(shè)計目標。
　　1.在6mm×6mm的QFN48封裝內(nèi)，實現(xiàn)了10通道獨立的真隨機數(shù)產(chǎn)生器，單通道支持定頻最高數(shù)據(jù)率1Gbps。
　　2.在3.3V IO電源和1.2V核心電源供電，1Gbps數(shù)據(jù)產(chǎn)生率，10通道全開的條

4、件下，典型功耗為800mW。
　　3.在1Gbps的數(shù)據(jù)產(chǎn)生率條件下，產(chǎn)生的真隨機數(shù)可以通過NIST隨機數(shù)質(zhì)量驗證。
　　本論文的創(chuàng)新點主要表現(xiàn)在如下幾個方面:
　　1.在6mm×6mm的QFN48封裝內(nèi)，實現(xiàn)了10通道獨立的真隨機數(shù)產(chǎn)生器，每通道數(shù)據(jù)產(chǎn)生率可達1Gbps，芯片具有高速高集成度的特點。
　　2.建立了完備的真隨機數(shù)測試平臺，完成了芯片的隨機性驗證。測試結(jié)果表明，其真隨機性能夠滿足NIST標準要求。