PCI-E總線高速數(shù)據(jù)采集卡的研制.pdf

1、在信號(hào)與信息處理領(lǐng)域，數(shù)據(jù)采集技術(shù)發(fā)揮著至關(guān)重要的作用。隨著現(xiàn)代工業(yè)生產(chǎn)與計(jì)算機(jī)技術(shù)的飛速發(fā)展，傳統(tǒng)數(shù)據(jù)采集設(shè)備很難滿足未來(lái)高帶寬、大容量、高實(shí)時(shí)性的數(shù)據(jù)處理需求。然而，總線技術(shù)的不斷更新?lián)Q代使得高速數(shù)據(jù)采集成為可能。PCI Express(PCI-E)總線作為第三代I/O總線技術(shù)，以其突出的性能和超高的傳輸速率廣泛應(yīng)用于當(dāng)前的數(shù)據(jù)采集設(shè)備中。通常，低通道數(shù)的PCI-E數(shù)據(jù)采集卡可以采用簡(jiǎn)單的電子設(shè)計(jì)自動(dòng)化(EDA)軟件如Protel完

2、成電路原理圖和印制電路板(PCB)的設(shè)計(jì)。然而，對(duì)于高通道數(shù)PCI-E數(shù)據(jù)采集卡，由于信號(hào)傳輸速率更高，在PCB的設(shè)計(jì)過程中需要重點(diǎn)考慮反射和串?dāng)_等信號(hào)完整性問題，因而簡(jiǎn)單的EDA軟件已無(wú)法滿足設(shè)計(jì)需要。為此，本文采用一種更為先進(jìn)的EDA軟件Cadence，按照高速PCB設(shè)計(jì)流程，從原理圖設(shè)計(jì)，到PCB的布局布線，再到PCB的仿真優(yōu)化，最后到電路板的調(diào)試，初步實(shí)現(xiàn)了基于8通道PCI-E總線的高速數(shù)據(jù)采集卡的研制。
　　論文首先對(duì)整

3、個(gè)硬件系統(tǒng)進(jìn)行模塊化，并針對(duì)各模塊進(jìn)行芯片選型與實(shí)現(xiàn)方案的設(shè)計(jì)。在規(guī)劃好系統(tǒng)的實(shí)現(xiàn)方案之后，根據(jù)芯片數(shù)據(jù)手冊(cè)針對(duì)采集卡各模塊進(jìn)行原理圖的設(shè)計(jì)。
　　在PCB設(shè)計(jì)階段，采用的是高速PCB設(shè)計(jì)方法。在高速PCB設(shè)計(jì)中，信號(hào)的高頻化和窄沿化所帶來(lái)的信號(hào)完整性問題需要特別考慮，這將直接關(guān)系到設(shè)計(jì)最終能否實(shí)現(xiàn)預(yù)期的功能。高速PCB設(shè)計(jì)中包含信號(hào)完整性仿真，由于仿真可以最大程度地改善信號(hào)完整性問題，因而PCB設(shè)計(jì)成為整個(gè)高速數(shù)據(jù)采集卡研制過程

4、中的重點(diǎn)。在本階段，論文首先對(duì)比了傳統(tǒng)PCB設(shè)計(jì)方法與高速PCB設(shè)計(jì)方法的不同，然后在介紹反射與串?dāng)_兩大主要信號(hào)完整性問題理論知識(shí)的基礎(chǔ)上，從分層、布局、信號(hào)完整性仿真以及布線這四個(gè)方面對(duì)采集卡進(jìn)行實(shí)際的PCB設(shè)計(jì)。采集卡的信號(hào)完整性仿真為本文的重中之重，通過仿真得到一些具有指導(dǎo)意義的約束規(guī)則，如匹配端接、線間距、耦合長(zhǎng)度、差分走線靜態(tài)公差等，利用這些約束規(guī)則驅(qū)動(dòng)布局布線，最終在保證良好的信號(hào)質(zhì)量的前提下完成采集卡研制過程中最為關(guān)鍵的P