基于FPGA的PCI-E數(shù)據(jù)采集電路設計.pdf

1、近年來，數(shù)據(jù)采集的應用領域越來越廣，人們對采集的性能要求也越來越高。為了滿足需求，國內外各大廠商和科研機構不斷推出功能各異、性能不同的采集產(chǎn)品。眾所周知，采樣速率和傳輸速度的高低直接體現(xiàn)了采集電路的性能。本文圍繞這兩個關鍵指標展開分析討論，研究了數(shù)據(jù)采集的基本原理和PCI-E總線的結構及操作，說明了1GSPS采樣率、PCI-E總線接口的數(shù)據(jù)采集電路的設計方法。
　　高速電路不同于低速電路，必須要盡量減少信號的不完整性（SI）和電磁

2、干擾（EMI），才能增強設計的可靠性。論文針對信號完整性中的串擾、反射和差分傳輸理論進行了深入研究，并對其中一些重要問題做了仿真和分析，得出了布線結論。對于硬件電路，本文設計了雙通道ADC為采集核心、PCI-E接口為傳輸核心、FPGA為控制核心的新一代數(shù)據(jù)采集電路架構。模擬信號輸入電路后經(jīng)過幅度調整，偏置調節(jié)，阻抗變換等前端處理，由雙通道500MSPS高速模數(shù)轉換芯片ADC08D500采樣，Xilinx Virtex5 FPGA作為控制