2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩61頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著我國國防科技和信息技術的不斷發(fā)展,分布式測控靶場對于時統(tǒng)設備的要求越來越高:一方面,靶場測控對于時統(tǒng)設備的時間同步精度要求越來越高;另一方面,又在時統(tǒng)設備時間同步基準源的支持方面趨于多樣化冗余設計。這就對當前靶場測控的時統(tǒng)體系提出了挑戰(zhàn)。本文以研制新型多基準源IRIG-B時統(tǒng)設備為背景,在認真分析系統(tǒng)任務書的功能與設計指標的基礎上,提出了一套基于CPLD技術的高精度時統(tǒng)設備解決方案。
  文章首先提出了以CPLD和ARM為核心

2、處理單元的系統(tǒng)總體方案設計。從系統(tǒng)元器件選型設計入手,在詳細闡述了系統(tǒng)硬件電路設計思想的基礎上,給出了系統(tǒng)硬件設計的具體實現方案。然后,從分析、闡述系統(tǒng)開發(fā)環(huán)境及工作模式設計入手,給出了系統(tǒng)軟件設計的具體實現方案,包括:系統(tǒng)ARM主程序設計方案、CPLD工作邏輯設計方案、GPS/BD2通信協(xié)議解析程序設計方案、掉電保護程序設計方案、系統(tǒng)實時性與中斷處理程序設計方案等。
  本文第三章詳細闡述了基于CPLD技術的高精度IRIG-B碼

3、邏輯電路設計思想。在IRIG-B時間碼協(xié)議分析的基礎上,提出了IRIG-B(DC)編碼CPLD邏輯電路設計、IRIG-B(DC)解碼CPLD邏輯電路設計、以及IRIG-B(AC)碼CPLD數字調制輸出控制程序設計方法,給出了具體實現流程。
  本文第四章闡述了應用CPLD邏輯電路設計實現時統(tǒng)同步源狀態(tài)檢測的具體方案。針對不同同步源的工作特點,分別給出了特征信號檢測、特征內容檢測兩種不同的同步源狀態(tài)檢測方法。
  從本文時統(tǒng)設

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論