具光電接口的IRIG-B碼的時(shí)間同步系統(tǒng)與時(shí)滯校正.pdf

1、時(shí)間同步系統(tǒng)是隨著現(xiàn)代科學(xué)的進(jìn)步發(fā)展起來(lái)的，時(shí)間同步在越來(lái)越多的工程項(xiàng)目和科學(xué)領(lǐng)域中發(fā)揮了重要作用，時(shí)間同步系統(tǒng)的時(shí)間精度也在不斷地提高。
　　本文針對(duì)系統(tǒng)中的主、從設(shè)備儀器設(shè)計(jì)了時(shí)間同步的具體實(shí)現(xiàn)方法：基于PC104總線技術(shù)，提出了使用上位機(jī)CPU（CentralProcessingUnit）主板與現(xiàn)場(chǎng)可編程門陣列FPGA（FieldProgrammableGateArray）進(jìn)行總線數(shù)據(jù)傳輸，實(shí)現(xiàn)主設(shè)備FPGA對(duì)時(shí)間信號(hào)進(jìn)行I

2、RIG-B（InterRangeInstrumentationGroup-B）碼編碼以及從設(shè)備FPGA對(duì)IRIG-B直流（DC）碼進(jìn)行解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，從而達(dá)到主、從設(shè)備的時(shí)間同步，使主、從設(shè)備在自我檢測(cè)和維護(hù)的工作過(guò)程中對(duì)發(fā)生的各種事件和異常進(jìn)行記錄和追蹤；根據(jù)主設(shè)備CPU傳輸?shù)闹噶睿髟O(shè)備中FPGA產(chǎn)生實(shí)驗(yàn)所需波形輸出，便于對(duì)系統(tǒng)中的其他設(shè)備進(jìn)行測(cè)試與調(diào)控。
　　系統(tǒng)的主、從設(shè)備儀器的輸入、輸出接口大多數(shù)是光纖接口，設(shè)

3、計(jì)了光電轉(zhuǎn)換電路，該電路將輸入的光信號(hào)轉(zhuǎn)換為電信號(hào)，再將電信號(hào)轉(zhuǎn)換為光信號(hào)經(jīng)光纖傳輸，構(gòu)成了光纖通信系統(tǒng)，研究光纖通信系統(tǒng)中信號(hào)傳輸?shù)牟ㄐ位兒脱舆t；同時(shí)，分析IRIG-B碼的滯后特性，當(dāng)系統(tǒng)主、從設(shè)備發(fā)生事件和異常時(shí)，主、從設(shè)備中的FPGA將對(duì)應(yīng)的時(shí)間信號(hào)記錄下來(lái)，各自的CPU讀回已記錄的時(shí)間信號(hào)后進(jìn)行時(shí)間校正。
　　結(jié)果表明，實(shí)現(xiàn)了主、從設(shè)備的時(shí)間同步，在經(jīng)過(guò)時(shí)間校正后，時(shí)間精度控制在100納秒以內(nèi)，使主、從設(shè)備的時(shí)間同步精度