BESIII TOF子觸發(fā)系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、為了獲得對于粒子種類、結(jié)構(gòu)和相互作用的知識，粒子物理實驗要求可以快速獲取對撞后各種粒子探測器的輸出數(shù)據(jù)以進行深入分析。然而實驗中會存在大量的本底事例，需要對各探測器前端電子學輸出數(shù)據(jù)進行實時篩選以減小數(shù)據(jù)獲取系統(tǒng)的壓力，防止損失有效事例。這個功能通過觸發(fā)判選系統(tǒng)來完成。本論文討論的TOF(Time of Flight，飛行時間測量)子觸發(fā)系統(tǒng)是BEPCⅡ(Beijing Electron Positron Collider Ⅱ，北京正負

2、電子對撞機Ⅱ)升級項目中BESⅢ(Beijing Spectrometer Ⅲ，第三代北京譜儀)觸發(fā)判選系統(tǒng)的一部分。它負責完成TOF探測器擊中信息的觸發(fā)判選，并把觸發(fā)處理結(jié)果反映到總觸發(fā)系統(tǒng)，同時也協(xié)助其它相關(guān)子觸發(fā)電路的工作。 與傳統(tǒng)的觸發(fā)判選系統(tǒng)設(shè)計相比，新的系統(tǒng)對數(shù)據(jù)處理強度和速度均提出了更高的要求，以滿足對撞機對撞速度和流強的不斷攀升。為了避免觸發(fā)判選延時導致事例數(shù)據(jù)損失，傳統(tǒng)的觸發(fā)判選系統(tǒng)一般采用多級觸發(fā)的形式，其中

3、第一級觸發(fā)判選必須在兩次對撞之間完成。但是對撞周期越來越短且觸發(fā)判選強度不斷增強，傳統(tǒng)的多級觸發(fā)處理結(jié)構(gòu)已經(jīng)不能滿足系統(tǒng)的速度要求，必須要尋求新的方法。同時，新的觸發(fā)判選系統(tǒng)需要接收處理的數(shù)據(jù)越來越多，必須尋求新的數(shù)據(jù)處理方式以提高效率。高集成度的FPGA/CPLD器件可以滿足這一要求。而且它的處理邏輯可以實時更改，增強了觸發(fā)判選的靈活性。 在BESⅢ TOF子觸發(fā)判選系統(tǒng)的具體設(shè)計中，還需要結(jié)合工程實際情況考慮觸發(fā)判選邏輯的具

4、體實現(xiàn)、各種數(shù)據(jù)的傳輸方式、在線數(shù)據(jù)獲取總線的應(yīng)用以及對TOF子觸發(fā)系統(tǒng)的控制等等。所有具體實現(xiàn)都將圍繞獲得可重構(gòu)、可靠性高、空間與費用開銷少且無死時間的大型實時數(shù)據(jù)觸發(fā)判選系統(tǒng)這一設(shè)計目標而展開。另外它還必須具有在線模擬與檢測功能，以便功能驗證和錯誤找尋。 論文的章節(jié)和內(nèi)容表達大體安排如下： 第一章首先介紹了TOF子觸發(fā)系統(tǒng)項目設(shè)計的背景，包括北京正負電子對撞機和北京譜儀的建立和發(fā)展。同時指出本論文的工作和設(shè)計的基本要

5、求。 第二章在簡要介紹粒子物理實驗中的探測器和觸發(fā)判選系統(tǒng)的基礎(chǔ)上，具體講述了BESⅢ中TOF子觸發(fā)系統(tǒng)的物理背景與設(shè)計目標。它需要為整個觸發(fā)系統(tǒng)提供精確的時間信號、擊中數(shù)、位置信息和是否背對背等信息，對事例進行選擇，使事例率達到主觸發(fā)能夠承受的程度。 第三章將從系統(tǒng)的高度上分析BESⅢ中TOF子觸發(fā)系統(tǒng)的整體設(shè)計方案。主要包括在線數(shù)據(jù)獲取系統(tǒng)的應(yīng)用、可重構(gòu)系統(tǒng)的實現(xiàn)、系統(tǒng)間高速數(shù)據(jù)實時傳輸方式的選擇以及TOF子觸發(fā)系統(tǒng)

6、結(jié)構(gòu)等方面的考慮。與傳統(tǒng)的觸發(fā)處理不同，BESⅢ的TOF觸發(fā)處理將對前端電子學數(shù)據(jù)進行緩沖存儲并采用流水線方法實現(xiàn)觸發(fā)判選，不會帶來死時間。 第四章給出了BESⅢ TOF子觸發(fā)系統(tǒng)的具體電子學設(shè)計。TOF子觸發(fā)系統(tǒng)設(shè)計為基于9U VME背板總線的高集成度系統(tǒng)，其邏輯控制和數(shù)據(jù)處理均通過FPGA實現(xiàn)。它由9U TOF觸發(fā)模塊和后插數(shù)據(jù)傳輸模塊構(gòu)成，只占用9U VME機箱的一個槽位。為了便于實時更改觸發(fā)判選邏輯，9U TOF觸發(fā)模塊

7、中設(shè)計有FPGA遠程配置功能。 第五章詳細分析了TOF觸發(fā)判選邏輯的實現(xiàn)流程。系統(tǒng)中各FPGA的邏輯均采用硬件描述語言VHDL進行具體設(shè)計，縮短了系統(tǒng)設(shè)計和調(diào)試周期。為了節(jié)省邏輯資源和提高數(shù)據(jù)處理效率，TOF擊中信息的觸發(fā)處理將采用組合電路和時序電路相結(jié)合的方法完成。 第六章中首先給出了對BESⅢ TOF子觸發(fā)系統(tǒng)的在線模擬測試和驗證，結(jié)果表明目前的設(shè)計方案可以正確完成不同情況下‘TOF擊中信息的觸發(fā)判選。在進一步和TO