新型低壓LDMOS結(jié)構(gòu)設(shè)計(jì)與仿真.pdf

1、橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Lateral Double-diffused Metal-Oxide-Semiconductor Field-EffectTransistor,LDMOS）由于源極、柵極、漏極這三個(gè)電極都分布在器件的同一表面，相較于縱向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Vertical Double-diffused Metal-Oxide-Semiconductor Field-Effect Transis

2、tor，VDMOS）而言，更容易與低壓電路信號(hào)通過內(nèi)部連接而實(shí)現(xiàn)集成，因此是實(shí)現(xiàn)功率集成電路（Power Integrated Circuit,PIC）的關(guān)鍵。功率集成電路（PIC）主要追求的指標(biāo)是低功耗，所以要求橫向雙擴(kuò)散 MOS功率器件（LDMOS）的指標(biāo)是實(shí)現(xiàn)高擊穿電壓和低比導(dǎo)通電阻。當(dāng)前，國內(nèi)外對(duì)于橫向雙擴(kuò)散MOS功率器件主要的研究方向是：如何從新的結(jié)構(gòu)，新的工藝，新的材料等方面對(duì)擊穿電壓和比導(dǎo)通電阻進(jìn)行優(yōu)化。本篇論文主要是從新

3、結(jié)構(gòu)方面，對(duì)階梯狀場氧化層折疊硅新型橫向雙擴(kuò)散MOS功率器件和具有P型覆蓋層超級(jí)結(jié)橫向雙擴(kuò)散MOS功率器件這兩種新型橫向雙擴(kuò)散MOS功率器件的結(jié)構(gòu)、性能進(jìn)行分析與優(yōu)化，并且對(duì)工藝流程進(jìn)行了設(shè)計(jì)。
　　首先，本論文提出了階梯狀場氧化層折疊硅新型橫向雙擴(kuò)散 MOS功率器件（SOFLDMOS），這種結(jié)構(gòu)具有如下幾種特點(diǎn)：第一，這種結(jié)構(gòu)是將硅刻蝕成周期性折疊形狀，使得柵極的導(dǎo)電區(qū)域增加，降低新型SOFLDMOS器件比導(dǎo)通電阻，這點(diǎn)原理類似

4、于 FinFET；第二，由于柵電極延伸到階梯狀場氧化層的表面，從而在正向?qū)〞r(shí)漂移區(qū)中產(chǎn)生多數(shù)載流子（電子）的積累層使得其比導(dǎo)通電阻降低。另外，由于新型SOFLDMOS器件是折疊形狀，因此在漂移區(qū)I區(qū)的兩個(gè)側(cè)壁也會(huì)形成電子的積累，使得漂移區(qū)積累層中電子的數(shù)量劇增，從而降低新型SOFLDMOS器件的比導(dǎo)通電阻；第三，由于新型SOFLDMOS器件是折疊結(jié)構(gòu)，在關(guān)態(tài)時(shí)通過X和Y方向引入的電場調(diào)制作用（原理類似于超級(jí)結(jié)）可以提高漂移區(qū)濃度，從而

5、降低其比導(dǎo)通電阻；最后，將階梯狀場氧化層覆蓋在漂移區(qū)的表面，通過階梯狀場氧化層的電場調(diào)制作用使得SOFLDMOS的表面電場在其階梯處產(chǎn)生一個(gè)新的電場峰而使得表面電場分布趨于更加均勻。利用仿真軟件ISE-TCAD具體分析了各種參數(shù)對(duì)SOFLDMOS性能的影響，結(jié)果表明：通過優(yōu)化SOFLDMOS的主要參數(shù)，實(shí)現(xiàn)了當(dāng)擊穿電壓在62V的條件下，獲得較低的比導(dǎo)通電阻為0.74mΩ.cm2。在相同擊穿電壓情況下，其比導(dǎo)通電阻相較于傳統(tǒng)橫向雙擴(kuò)散MO

6、S功率器件結(jié)構(gòu)的2mΩ.cm2降低了63％左右。
　　其次，本論文提出了具有P型覆蓋層超級(jí)結(jié)橫向雙擴(kuò)散MOS功率器件(P covered SJ-LDMOS)，這種結(jié)構(gòu)是在傳統(tǒng)的N型緩沖層超級(jí)結(jié)橫向雙擴(kuò)散MOS功率器件結(jié)構(gòu)基礎(chǔ)上，其超級(jí)結(jié)區(qū)的N型柱表面部分?jǐn)U散（或離子注入）一層P型覆蓋層，利用P型覆蓋層與N型緩沖層的相互作用消除傳統(tǒng)超級(jí)結(jié)橫向雙擴(kuò)散MOS功率器件結(jié)構(gòu)存在的襯底輔助耗盡效應(yīng)，同時(shí)，由于N型緩沖層相當(dāng)于一條導(dǎo)通路徑，利用

7、P型覆蓋層的電中性作用，提高N型緩沖層的摻雜濃度從而降低了P covered SJ-LDMOS器件的比導(dǎo)通電阻。利用仿真軟件ISE-TCAD具體分析了各種參數(shù)對(duì)P covered SJ-LDMOS性能的影響，結(jié)果表明：通過優(yōu)化P covered SJ-LDMOS的主要參數(shù)，實(shí)現(xiàn)了當(dāng)擊穿電壓在203V的條件下，獲得4.26mΩ.cm2的比導(dǎo)通電阻。在漂移區(qū)長度都為10μm的情況下，具有P型覆蓋層超級(jí)結(jié)橫向雙擴(kuò)散MOS功率器件結(jié)構(gòu)的比導(dǎo)通電