64位RISC微處理器的低功耗設(shè)計(jì)和后端設(shè)計(jì).pdf

1、tH，瑟嘶國(guó)摘要論文題目：64位RISC微處理器的低功耗設(shè)計(jì)和后端設(shè)計(jì)學(xué)科：微電子學(xué)與固體電子學(xué)作者姓名：劉靜指導(dǎo)教師：高勇教授答辯日期：摘要伴隨著深亞微米集成電路技術(shù)、工藝和集成度的迅速發(fā)展，芯片的功耗也在不斷增加，在芯片的設(shè)計(jì)過(guò)程中，提高芯片的性能而不增加芯片的功耗已經(jīng)成為設(shè)計(jì)師追求的主要目標(biāo)。因此，低功耗設(shè)計(jì)變得非常重要。本論文主要從三個(gè)方面闡述基于64位RISC微處理器芯片的低功耗設(shè)計(jì)和后端設(shè)計(jì)。首先，介紹了功耗的組成部分和產(chǎn)生

2、原理，并詳細(xì)闡述了微處理器芯片在邏輯綜合階段所采用的低功耗優(yōu)化策略：門(mén)控時(shí)鐘、操作數(shù)隔離和門(mén)級(jí)功率優(yōu)化。并對(duì)各個(gè)方法進(jìn)行了功耗仿真對(duì)比，使功耗優(yōu)化了230596。其次，介紹了微處理器芯片的后端實(shí)現(xiàn)過(guò)程，詳細(xì)闡述了微處理器芯片基于SMIC130rimLogic工藝的布局規(guī)劃，電源規(guī)劃，時(shí)鐘樹(shù)綜合，布線，可制造性設(shè)計(jì)等流程的設(shè)計(jì)過(guò)程；并混合使用兩種閾值的標(biāo)準(zhǔn)單元庫(kù)，對(duì)版圖級(jí)的功耗進(jìn)行優(yōu)化。最后，介紹了微處理器芯片的后端驗(yàn)證，包括芯片功能級(jí)的