已閱讀1頁,還剩59頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、HDB3碼作為基帶傳輸信號,因具有無直流分量,低頻分量小,定時信號易于提取,且譯碼簡單等特點而得到廣泛運用。與其它常用的非歸零碼相比,它具有更好的抗干擾性能和較強的檢錯能力,更適合于長距離的信道傳輸。因此對HDB3編碼方法和硬件實現(xiàn)進行研究具有現(xiàn)實意義。
傳統(tǒng)對編碼器的設(shè)計通常都是采用分立元件的方式來完成,但隨著編碼的復雜程度不斷加大,需要更多的分立元件來完成編碼器的設(shè)計,這樣就會使得設(shè)計的編碼器體積較大,結(jié)構(gòu)較為復雜,功耗較
2、高,對調(diào)試及安裝造成一定的困難。
本設(shè)計綜合使用可編程邏輯器件和SOPC技術(shù)實現(xiàn)HDB3編碼器的設(shè)計。首先,設(shè)計使用Verilog語言實現(xiàn)了編碼器模塊的硬件電路設(shè)計,并完成了編碼器各模塊編譯和編碼波形仿真及驗證,生成了一個具有HDB3編碼功能的邏輯電路模塊。之后,使用SOPC技術(shù)把生成的編碼器模塊與CPU處理器、存儲器,外設(shè)IO端口控制電路等硬件系統(tǒng)集成在一個可編程芯片Cyclone II里,通過設(shè)定的IO接口,能夠?qū)崿F(xiàn)對HD
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- hdb3數(shù)字編碼器畢業(yè)設(shè)計
- 外文翻譯---基于eda技術(shù)的hdb3編碼器的設(shè)計與實現(xiàn)
- 基于FPGA的HDB3編譯碼設(shè)計.pdf
- 基于HDB3編碼的長線傳輸信號失真的矯正算法研究.pdf
- 基于SOPC技術(shù)的編碼器檢測裝置研究與實現(xiàn).pdf
- 基于vhdl語言的hdb3編譯碼器的設(shè)計畢業(yè)論文
- 畢業(yè)論文——基于fpga的hdb3編解碼器設(shè)計
- 基于SOPC的POCSAG碼編碼器的設(shè)計與實現(xiàn).pdf
- 畢業(yè)論文——基于fpga的hdb3編解碼器的設(shè)計
- 基于SOPC的JPEG2000靜止圖像編碼器設(shè)計.pdf
- 基于SOC的HDB3編譯碼和幀同步電路.pdf
- 同軸電纜模擬網(wǎng)絡(luò)的研究和HDB3編碼信號的矯正.pdf
- 基于SOPC技術(shù)的JPEG2000中T1編碼器的IP核研究.pdf
- Turbo碼編碼器IP核設(shè)計及其SOPC驗證平臺的實現(xiàn).pdf
- 基于FPGA的JPEG編碼器設(shè)計.pdf
- 基于fpga的adpcm編碼器設(shè)計
- 基于DSP的MP3編碼器技術(shù)研究.pdf
- 基于FPGA的視頻編碼器設(shè)計.pdf
- 基于FPGA的視頻編碼器的設(shè)計.pdf
- 基于c語言的rs7,3 編碼器設(shè)計
評論
0/150
提交評論