半導(dǎo)體芯片最終測試多階段可重入調(diào)度優(yōu)化仿真研究.pdf

1、半導(dǎo)體生產(chǎn)線技術(shù)工藝復(fù)雜，設(shè)備數(shù)量及類型繁多，并行與串行加工共存，且具有明顯的可重入特性，即工件在加工工藝的不同階段多次重復(fù)訪問同一加工設(shè)備或者設(shè)備組。半導(dǎo)體生產(chǎn)線最終測試階段，作為半導(dǎo)體生產(chǎn)線中重要的一部分，具有上述所有特點(diǎn)。如何對整條或部分半導(dǎo)體生產(chǎn)線進(jìn)行建模與優(yōu)化，已成為學(xué)術(shù)界和工業(yè)界亟需解決的問題。
　　傳統(tǒng)的運(yùn)籌學(xué)方法和啟發(fā)式方法難以求解這類復(fù)雜的調(diào)度問題，而隨著計(jì)算機(jī)仿真技術(shù)的發(fā)展，仿真建模逐步成為解決復(fù)雜問題的強(qiáng)大工

2、具。本文正是借助ExtendSim仿真平臺，對半導(dǎo)體芯片最終測試多階段可重入(Final Testing with MultistageRe-entry，F(xiàn)TMR)調(diào)度問題進(jìn)行建模與優(yōu)化。
　　本文針對半導(dǎo)體芯片最終測試階段可重入調(diào)度問題目前的相關(guān)研究理論和方法進(jìn)行總結(jié)歸納，并在已有研究的基礎(chǔ)上提出半導(dǎo)體芯片F(xiàn)TMR物理模型和數(shù)學(xué)模型，給出用于解決此類問題的緩沖區(qū)-時間(Buffer-Time，B-T)派工規(guī)則；依據(jù)物理模型和數(shù)學(xué)

3、模型搭建了ExtendSim仿真模型，并對半導(dǎo)體芯片測試中常用的投料策略和派工規(guī)則進(jìn)行分析比較，并利用軟件內(nèi)置遺傳算法(Genetic Algorithm，GA)對仿真結(jié)果進(jìn)行優(yōu)化；接著介紹了嵌套分區(qū)算法(Nested Partition Algorithm，NPA或NP算法)的基本原理，并結(jié)合半導(dǎo)體芯片F(xiàn)TMR的特征和ExtendSim仿真軟件的特點(diǎn)，構(gòu)建了ExtendSim軟件的嵌套分區(qū)算法模塊；論文最后比較了遺傳算法和嵌套分區(qū)算法