一種改進PS-LDPC碼的研究及FPGA設計.pdf

1、LDPC碼因其逼近Shannon極限的優(yōu)秀譯碼性能而受到廣泛關注，并被納入LTE和第四代通信系統(tǒng)標準中。在此背景下，LDPC碼的性能提高及其硬件實現(xiàn)一直是研究的重點。為此本文從LDPC碼的設計方面就PS-LDPC類碼的圍長特性提出了優(yōu)化方案，并從硬件設計方面提出了一種適用于這種PS-LDPC類碼的可配置的FPGA設計方案。
　　本文首先概述了PS-LDPC類碼有關的基本理論，并以此為基礎分析了傳統(tǒng) PS-LDPC類碼圍長衰減不理想

2、的原因。為了優(yōu)化圍長特性，本文提出一種基于PEG思想的環(huán)查找算法，并以不同的方式將這種算法應用于PS-LDPC碼和QC-LDPC碼的設計中。并得到更優(yōu)的圍長衰減曲線。
　　其次，給出了基于PS-LDPC類碼的FPGA硬件設計模型。這種模型采用了消息傳輸?shù)穆窂竭x擇機制，實現(xiàn)了部分計算處理單元的可重用，因此這種設計降低了硬件資源開銷。改進的PS-LDPC碼還保證了糾錯性能。此外還引入流水化設計，并實現(xiàn) Gbps的吞吐率性能。這種設計模