LDPC碼研究及譯碼器的FPGA設計.pdf

1、低密度奇偶校驗碼(LDPC碼)是繼Turbo碼后信道編譯碼領域又一重要進展,自從上世紀60年代提出和90年代被重新發(fā)現(xiàn),其以接近Shannon限的優(yōu)異性能和較低的譯碼復雜度一直受到編碼研究者的熱衷。目前,LDPC碼已被DVB-S2、WiMax系統(tǒng)等做為編碼標準,也已被4G通信作為重點關注的糾錯編碼方案,應用前景甚為廣闊。
　　本文以LDPC碼譯碼算法為重點,在分析兩類經典譯碼算法的基礎上,提出了一種改進的基于循環(huán)檢測的硬判決譯碼算

2、法,并結合硬件FPGA設計了NMS算法的譯碼器。本文所作詳細工作如下:
　　第一:在討論了LDPC碼基本概念原理同時,對LDPC碼編碼方案及其復雜度分析,并就LDPC碼構造方案進行了比較,仿真分析(非)規(guī)則碼的性能以及校驗矩陣H中四環(huán)對碼性能的影響。
　　第二:就譯碼糾錯性能和復雜度兩個方面,重點研究了LDPC碼兩類譯碼算法,對硬判決算法(BF算法,WBF算法,MWBF算法,RRWBF算法)和以BP算法為基礎改進的幾種軟判決

3、譯碼算法(對數域BP算法,MS算法及歸一化最小和NMS算法和OMS算法)進行詳細分析比較,并在此基礎上提出一種基于“循環(huán)檢測”的NBF/LD硬判決算法,并對此算法和其它硬判決譯碼算法比較,仿真表明該算法在運算復雜度不是很高的情況下譯碼性能改善明顯。
　　第三:基于FPGA譯碼器的設計,綜合考慮邏輯資源與時鐘頻率,選擇采用部分并行譯碼方式,設計了NMS算法的譯碼器。分析影響NMS算法的各種參數,給出了譯碼器各結構模塊實現(xiàn)方案,運用V