基于FPGA的通用調(diào)試器的研究與設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩83頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著高度集成的系統(tǒng)芯片SoC(System-On-A-Chip)成為市場主流,微處理器芯片的測試和調(diào)試變得更加復(fù)雜。這為傳統(tǒng)的調(diào)試方法帶來以下困難:
　　 1.受SoC處理器的封裝限制,不能將片內(nèi)的微處理器信號引出進(jìn)行直接地調(diào)試,使得邏輯分析儀等設(shè)備無法進(jìn)行調(diào)試。
　　 2.需要微處理器提供操作系統(tǒng)來支持如插入斷點(diǎn)、設(shè)置觀察點(diǎn)等調(diào)試功能。增加了額外的開銷和調(diào)試工具,無法支持內(nèi)核級調(diào)試。
　　 3.對于完全基于RO

2、M的嵌入式系統(tǒng)而言,無法實(shí)現(xiàn)軟件斷點(diǎn)的設(shè)置和插入條件TRAP指令等調(diào)試功能。
　　 4.在傳統(tǒng)調(diào)試模式下,不能以系統(tǒng)時(shí)鐘運(yùn)行調(diào)試程序,難以定位與時(shí)序相關(guān)的故障。
　　 為了解決上述問題,本文研究了針對SoC微處理器的JTAG片上調(diào)試系統(tǒng)結(jié)構(gòu)和工作流程以及主流SoC微處理器的調(diào)試原理;探索了開源GDB調(diào)試器的設(shè)計(jì)與實(shí)現(xiàn)、調(diào)試協(xié)議原理和SoPC軟硬件協(xié)同設(shè)計(jì)技術(shù)。
　　 基于上述解決方案和對國內(nèi)外通用調(diào)試器現(xiàn)狀的分析

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論