一種基于JTAG的CSoC在線調(diào)試器.pdf

1、在半導(dǎo)體業(yè)界,集成電路SoC(片上系統(tǒng))成為目前主導(dǎo)的設(shè)計(jì)技術(shù)。SoC通常將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器(或片外存儲(chǔ)控制接口)集成在單一芯片上,通過軟硬件協(xié)同設(shè)計(jì),使應(yīng)用產(chǎn)品實(shí)現(xiàn)小型、輕量、低功耗、多功能、高速度和低成本。SoC集成度和復(fù)雜度的增大使測(cè)試難度和測(cè)試成本不斷加大,使可測(cè)性/可調(diào)試性設(shè)計(jì)技術(shù)在SoC設(shè)計(jì)方法學(xué)中的重要性凸顯,也促進(jìn)了高效率和低成本的JTAG測(cè)試技術(shù)的標(biāo)準(zhǔn)化和廣泛應(yīng)用。SoC芯片流片后,系統(tǒng)的調(diào)試任

2、務(wù)大部分集中在嵌入式軟件調(diào)試,方便的嵌入式軟件調(diào)試器是實(shí)現(xiàn)成功設(shè)計(jì)和加速上市的關(guān)鍵。CSoC(可配置SoC)是SoC實(shí)現(xiàn)技術(shù)中的一類。本文基于CSoC的硬件設(shè)計(jì),設(shè)計(jì)并實(shí)現(xiàn)了一種基于JTAG的CSoC片上調(diào)試系統(tǒng)。
　　 針對(duì)市場(chǎng)需求,Agate Logic公司借助其APGA(普適可編程門陣列)技術(shù),在CSoC芯片中集成了高性能8051內(nèi)核和FPGA(即現(xiàn)場(chǎng)可編程門陣列)邏輯,使產(chǎn)品具備可編程特性的同時(shí)還能獲得性價(jià)比上的優(yōu)勢(shì)?？?/p>

3、以說,CSoC是一個(gè)可編程、可配置的嵌入式應(yīng)用開發(fā)系統(tǒng)。
　　 在本課題中,目標(biāo)機(jī)是Agate Logic公司內(nèi)嵌高性能8051微控制器硬核的嵌入式系統(tǒng)CSoC,其調(diào)試接口為OCDS(片上調(diào)試系統(tǒng)),應(yīng)用的調(diào)試標(biāo)準(zhǔn)為JTAG。宿主機(jī)安裝業(yè)界廣泛應(yīng)用的Keil軟件。從通用性與易用性等角度考慮,選擇USB作為PC和調(diào)試器之間的連接方式。
　　 本課題的設(shè)計(jì)重點(diǎn)和難點(diǎn)是軟件設(shè)計(jì)。為了方便軟件代碼的設(shè)計(jì)和維護(hù),將軟件劃分為3個(gè)層

4、次:Keil接口驅(qū)動(dòng)層、USB驅(qū)動(dòng)層和調(diào)試器固件層。調(diào)試器邏輯處理芯片選擇福華先進(jìn)微電子(FameG)的產(chǎn)品FS7805,本課題利用FS7805的APLIF(高效可編程邏輯接口)模塊,透過軟件來設(shè)定APLIF的傳輸特性,將APLIF模擬成JTAG波形信號(hào)控制接口,通過設(shè)計(jì)適合的波形描述符,利用芯片內(nèi)部邏輯的命令方式實(shí)現(xiàn)調(diào)試信號(hào)的正確輸出。
　　 本文中還嘗試了另一種調(diào)試器的實(shí)現(xiàn)方法,即直接從PC推出JTAG邏輯。利用調(diào)試器內(nèi)部的

5、FIFO緩存數(shù)據(jù),推出調(diào)試信號(hào)。論文中比較了兩種實(shí)現(xiàn)方法的異同,從軟件實(shí)現(xiàn)的角度認(rèn)為直接從PC推出JTAG邏輯的方法更高效,移植性與可擴(kuò)展性更好。在第七章對(duì)第二種方法實(shí)現(xiàn)的調(diào)試器從正確性角度進(jìn)行了性能評(píng)估。
　　 本課題用較低的成本實(shí)現(xiàn)了軟/硬件斷點(diǎn)、單步、運(yùn)行/停止、MCU復(fù)位、查看MCU寄存器、讀取/修改外部存儲(chǔ)器等調(diào)試功能,且調(diào)試的執(zhí)行獨(dú)立于MCU,保證了MCU運(yùn)行的實(shí)時(shí)性,對(duì)其他SoC的設(shè)計(jì)具有一定的參考價(jià)值。