自調整雙極性電壓源DAC的設計.pdf

1、MEMS電容式加速度計讀出電路將電容的變化通過測量電路轉換成電信號,這個電信號可以表示加速度大小。在此加速度計中,為了達到力的平衡,需要數模轉換器(DAC)提供一個穩(wěn)定的偏壓來消除重力加速度的影響。本文是在國家十二五重大專項的資助下完成的,項目要求:DAC為5V和-5V的雙電源供電,其差分基準電壓要求為3.7V和-3.7V,數模轉換器微分非線性誤差(DNL)小于0.5LSB,積分非線性誤差(INL)小于2LSB。
　　本文在分析目

2、前數模轉換器的發(fā)展趨勢,研究傳統(tǒng)數模轉換器的基本原理和結構的基礎上,根據項目中加速度計性能需求分別設計了10位電阻電容混合型數模轉換器以及12位電阻分壓陣列型數模轉換器。具體研究工作如下:
　　提出一種自調整電壓源結構,克服了傳統(tǒng)方法產生差分基準電壓精度不高和對稱性差等缺陷;同時,此種結構充分利用DAC中的電阻,減小了芯片面積。兩種結構的DAC均采用自調整基準電壓源電路產生差分基準電壓。
　　在10位電容電阻混合DAC的設計

3、中,通過研究分析電容和電阻匹配度對DAC精度的影響,確定了電容陣列和電阻陣列的位數;在版圖設計中,提出一種新型的電容版圖共質心的畫法,相比于傳統(tǒng)DAC電容陣列畫法,提高了電容的對稱性,更好地消除了寄生電容的影響,進一步提高了DAC的精度。
　　在12位電阻分壓陣列DAC的設計中,研究分析了電阻值大小對系統(tǒng)性能的影響,從而確定了電阻大小。在運放的設計時,通過對運放噪聲的分析,盡量降低其噪聲影響。由于輸出需要在300ms穩(wěn)定,又輸出接

4、80歐姆電阻和330uF電容串聯,故輸出緩沖使用了甲乙輸出級。
　　10位的電容電阻混合DAC已在0.5μmCMOS工藝上得以驗證實現,經過兩次流片,第一次流片微分非線性誤差(DNL)最大為0.50LSB,積分非線性誤差(INL)最大為0.82LSB;第二次流片微分非線性誤差(DNL)最大為0.43LSB,積分非線性誤差(INL)最大為0.54LSB,均滿足了工程需求。12位電阻分壓陣列結構DAC后仿真結果均滿足設計指標,正在流片