版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、電流舵型數(shù)模轉(zhuǎn)換器(即DAC)由于其本身的高速特性和較高的驅(qū)動(dòng)能力,被廣泛應(yīng)用于通信、視頻信號(hào)處理等領(lǐng)域。但是隨著信息處理要求的提高,高速高精度的DAC往往成為制約整個(gè)系統(tǒng)的瓶頸之一。而對(duì)于電流舵型DAC來(lái)說(shuō),影響其精度的主要誤差來(lái)源是電流源陣列中的隨機(jī)誤差和梯度誤差,隨機(jī)誤差會(huì)隨著單個(gè)電流源面積的增加而減小,而梯度誤差則隨著電流源陣列面積的增加而增大。尤其隨著電流舵型 DAC分辨率的提高,DAC的精度每增加一位,電流源陣列的面積會(huì)變?yōu)?/p>
2、原來(lái)的四倍,因此電流源陣列中的梯度誤差成為制約其精度的主要因素之一。
本研究分析了DAC中的靜態(tài)誤差來(lái)源和動(dòng)態(tài)誤差來(lái)源,并研究了這些誤差是如何影響DAC性能的。特別地,為抑制電流源陣列的梯度誤差對(duì)精度的影響,分析了電流舵型DAC的INL和DNL與電流源陣列誤差的關(guān)系,并探究電流源陣列誤差的分布規(guī)律,從而提出一種可消除一階和二階梯度誤差的新型開(kāi)關(guān)方案。該開(kāi)關(guān)方案通過(guò)共質(zhì)心排布的方式消除一階梯度誤差,利用矩形對(duì)角線的性質(zhì)和數(shù)學(xué)中的
3、平方和恒等式,構(gòu)造出兩類基本矩陣Bm和C n,并通過(guò)這兩類基本矩陣組合構(gòu)造出可消除二階梯度誤差的電流源陣列。最后,使用MATLAB與傳統(tǒng)開(kāi)關(guān)方案對(duì)比,驗(yàn)證了該開(kāi)關(guān)方案的有效性?;谒岢龅男滦烷_(kāi)關(guān)方案,在55nm工藝下,設(shè)計(jì)實(shí)現(xiàn)一款12位200MS/s采樣率的本征精度電流舵型DAC。該DAC采用6+6分段式結(jié)構(gòu),核心電路面積為0.66mm2。后仿結(jié)果表明,該DAC的DNL為0.05LSB,INL為0.37LSB,而采用隨機(jī)游走開(kāi)關(guān)方案的
4、電流舵型DAC,其DNL為0.46LSB,INL為0.42LSB。由此可見(jiàn)該新型開(kāi)關(guān)方案對(duì)改善DAC精度的有效性。在DAC工作在200MS/s的采樣頻率下,其低頻(1.56MHz)測(cè)得的SFDR為82.81dBc,接近奈奎斯特頻率時(shí)(95.3MHz)測(cè)得的SFDR為58.36dBc。而采用Q2隨機(jī)游走開(kāi)關(guān)方案的電流舵型DAC,其低頻(1.56MHz)測(cè)得的 SFDR為81.31dBc,接近奈奎斯特頻率時(shí)(95.3MHz)測(cè)得的SFDR為
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速高精度電流舵型DAC電流源匹配誤差理論分析.pdf
- 基于動(dòng)態(tài)誤差校正的16位200MSPS電流舵DAC設(shè)計(jì).pdf
- 工業(yè)級(jí)16位電流舵DAC的設(shè)計(jì).pdf
- 8位電流舵型DAC研究.pdf
- 12位200MS-s高SFDR電流舵DAC設(shè)計(jì).pdf
- 基于DWA的12位分段式電流舵型DAC設(shè)計(jì).pdf
- 12位分段式電流舵DAC的分析與設(shè)計(jì).pdf
- 8位高速電流舵型DAC電路研究與設(shè)計(jì).pdf
- 10位電流舵型CMOS工藝的DAC.pdf
- 數(shù)字陀螺中電流舵DAC的設(shè)計(jì).pdf
- 11位80MSPS分段式電流舵DAC的設(shè)計(jì).pdf
- 高速高精度電流舵型DAC的設(shè)計(jì).pdf
- 基于65nm工藝的10位,100MHz的電流舵DAC設(shè)計(jì).pdf
- CMOS電流舵DAC設(shè)計(jì)高層次研究.pdf
- 高速高精度電流舵DAC的設(shè)計(jì)與研究.pdf
- 一種低功耗10位電流舵DAC的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速高精度電流舵DAC的研究和設(shè)計(jì).pdf
- 高速CMOS DAC的電流源匹配誤差分析及補(bǔ)償策略.pdf
- 高速電流舵DAC動(dòng)態(tài)性能的提升研究.pdf
- 0.18μmcmos高速高精度電流舵dac的研究與設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論