基于FPGA的雷達(dá)時序控制器設(shè)計與實現(xiàn).pdf

1、雷達(dá)是由許多具有不同功能的分立模塊組成作為一個非常復(fù)雜的系統(tǒng)，不同模塊之間必須按照一定的時序協(xié)調(diào)工作。雷達(dá)時序控制器以觸發(fā)脈沖的形式，為這些模塊提供工作所需的精確時序?，F(xiàn)代雷達(dá)系統(tǒng)的時序控制主要采用MCU、DSP、FPGA及其他類型的芯片來實現(xiàn)。FPGA芯片具有精度高、可靠性高、可重構(gòu)能力強、擴展性好、開發(fā)周期短等特點，因此現(xiàn)代雷達(dá)系統(tǒng)多采用FPGA作為系統(tǒng)控制芯片。
　　 隨著集成電路和系統(tǒng)設(shè)計規(guī)模不斷擴大，芯片復(fù)雜度和性能顯

2、著提高。信號傳輸速度越來越快，數(shù)據(jù)處理能力越來越強，時序控制精度越來越高。芯片的高速轉(zhuǎn)換與信號的高速傳輸給電路系統(tǒng)帶來許多新問題，信號完整性問題愈發(fā)明顯。電路設(shè)計須應(yīng)用高速電路相關(guān)知識來進行。硬件電路設(shè)計成功與否、代碼質(zhì)量高低以及芯片間工作協(xié)調(diào)與否，關(guān)系到系統(tǒng)工作的穩(wěn)定性和信號的傳輸質(zhì)量等。
　　 本文設(shè)計了一種基于FPGA的雷達(dá)時序控制器，在主控計算機的控制下生成雷達(dá)發(fā)射機，接收機等模塊的時序控制信號，并產(chǎn)生相關(guān)波形。完成工作

3、主要包括：系統(tǒng)級設(shè)計、高速電路原理圖以及印制電路板板級設(shè)計、PCB后仿真、FPGA邏輯設(shè)計和時序控制器測試與調(diào)試。
　　 在雷達(dá)時序控制器系統(tǒng)設(shè)計前期，通過分析時序控制器與外部工作模塊的連接方式確定系統(tǒng)方案，完成芯片選型。在系統(tǒng)設(shè)計以及芯片選型完成以后，根據(jù)芯片資料，應(yīng)用電路設(shè)計相關(guān)知識理論，完成電路的原理圖設(shè)計。在雷達(dá)時序控制器的電路板級設(shè)計階段應(yīng)用告訴數(shù)字設(shè)計理論，利用Cadence開發(fā)工具Allegro進行PCB設(shè)計，并在