鉍系薄膜的制備及其介電、鐵電性能的研究.pdf

1、在過去半個世紀的時間里，以硅集成電路為核心的微電子技術(shù)取得了突飛猛進的發(fā)展。半導(dǎo)體芯片的集成度不斷提高，伴隨而來的是其基本構(gòu)成單元MOS器件特征尺寸的不斷縮小。當MOS器件從微米尺度進入到納米尺度時，由短溝道效應(yīng)和量子效應(yīng)所引發(fā)的一系列問題變得不容忽視，嚴重影響了微電子技術(shù)的進一步發(fā)展。因此，人們迫切希望找到一種高介電常數(shù)（High-k）材料取代原有的SiO2。而要成為High-k材料的候選材料，除了必須具有較高的介電常數(shù)這一基本要求外

2、，還應(yīng)具備以下幾方面條件：①良好的熱穩(wěn)定性（相穩(wěn)定性）和可靠性；②較高的勢壘高度和能隙；③良好的界面質(zhì)量和較低的界面態(tài)密度；④較低的薄膜柵極漏電流密度；⑤相對于Si的大的導(dǎo)帶偏移。但是到目前為止，任何一種有望替代SiO2的薄膜柵介質(zhì)材料都不能完全滿足上述條件。作為候選材料之一的Bi2Ti2O7材料雖然具有較高的介電常數(shù)和很好的絕緣性能，但卻由于相穩(wěn)定性較差而大大降低了其在MOS器件中應(yīng)用的可能性。經(jīng)過查閱大量文獻，我們認為采用摻入稀土金

3、屬離子的辦法可以改善Bi2Ti2O7材料的相穩(wěn)定性。因此，我們的研究內(nèi)容之一就是嘗試利用化學(xué)溶液分解法將鑭系元素中的鈰摻入到Bi2Ti2O7薄膜中，期望在改善Bi2Ti2O7薄膜的相穩(wěn)定性的基礎(chǔ)上，獲得比純Bi2Ti2O7薄膜更好的性能。 鐵電薄膜的制備始于上世紀五十年代，它是集鐵電、壓電、電光、非線性光學(xué)等諸效應(yīng)于一體的多功能材料，主要用于鐵電存儲器中。主要的鐵電存儲器包括鐵電隨機存儲器（FeRAM）、鐵電場效應(yīng)晶體管（FeF

4、ET）和動態(tài)隨機存儲器（DRAM）。與塊狀鐵電體相比，鐵電薄膜具有體積小、重量輕、易于集成、工作電壓低等優(yōu)點；此外，它還可與硅半導(dǎo)體電路集成，制備工藝與IC工藝相兼容。鐵電薄膜的制備應(yīng)滿足以下幾點：①能與金屬或?qū)щ娧趸镫姌O集成到一起；②與集成器件工藝相兼容；③制備與器件應(yīng)用相符的薄膜，薄膜高取向或多晶，或者異質(zhì)結(jié)構(gòu)具有某種特性；④能夠制備出某種模式結(jié)構(gòu)，如超晶格或?qū)訝町愘|(zhì)結(jié)構(gòu)；⑤沉積過程可以重復(fù)；⑥沉積速率高且成本低。在本論文中，我們

5、利用化學(xué)溶液分解法將以往人們研究較少的K0．5Bi0．5TiO3鐵電材料制備成薄膜，重點研究其鐵電存儲特性，為它在FeFET器件中的應(yīng)用提供必要的數(shù)據(jù)支持。 從以上要求出發(fā)，本論文選用化學(xué)溶液分解（CSD）法制備前驅(qū)體溶液，旋涂法制備薄膜。與其它制膜方法相比，CSD法具有原料選擇范圍廣，所用原料可部分或全部用金屬無機鹽代替、價格較低，工藝簡單、設(shè)備成本低，所制備的薄膜材料的化學(xué)計量比易于控制，均勻性好等諸多優(yōu)點。 在對摻

6、鈰Bi2Ti2O7（BCTO）薄膜的研究中，采用化學(xué)溶液分解（CSD）法在P型硅襯底上制備了不同鈰摻雜量的BCTO薄膜，并對其相穩(wěn)定性、電學(xué)性能等進行了分析與比較。 XRD的研究表明Ce3+對于燒綠石相Bi2Ti2O7薄膜具有相穩(wěn)定作用，能夠抑制燒綠石相Bi2Ti2O7向鈣鈦礦相Bi4Ti3O12的轉(zhuǎn)變。摻鈰量最多的（Bi0．8Ce0．2）2Ti2O7薄膜的相轉(zhuǎn)變溫度也是最高的，達到1000℃，比相同摻雜量的（Bi0．8La0

7、．2）2Ti2O7薄膜高了約150℃，說明Ce3+對于Bi2Ti2O7薄膜相穩(wěn)定性所起的作用比La3+更為顯著。這種現(xiàn)象可以用電荷補償理論解釋：在還原氣氛或空氣中對薄膜進行熱處理時，薄膜中的氧元素以分子狀態(tài)逸出，這樣就產(chǎn)生了一定數(shù)量的氧空位，又由于薄膜表面層中一部分Bi2O3的揮發(fā)，使得薄膜的表面積有所增加，固-氣界面能也隨之變大，使得體系中的O2-變得更加不穩(wěn)定，最終導(dǎo)致整個體系中出現(xiàn)大量的氧空位，這樣就破壞了整個固相體系的電中性而使

8、整個固相體系出現(xiàn)了不穩(wěn)定，這可能是誘發(fā)燒綠石相Bi2Ti2O7向鈣鈦礦相Bi4Ti3O12轉(zhuǎn)變的最主要原因。而摻入一定量的與Bi3+半徑（1．02A）極為接近的Ce3+（半徑為1．03A），可以在一定程度上取代Bi3+，減少Bi3+的揮發(fā)和氧空位的產(chǎn)生，使體系保持電中性，從而抑制不穩(wěn)定狀態(tài)的出現(xiàn)。 通過對各Ce3+摻雜量下（Bi1-xCex）2Ti2O7薄膜漏電流和介電常數(shù)數(shù)值的分析比較，我們最終確定x的最佳取值在0．12與0．

9、16之間，并據(jù)此分別對（Bi0．88Ce0．12）2Ti2O7和（Bi0．84Ce0．16）2Ti2O7薄膜的晶相、顆粒形貌、漏電流密度、電容-電壓曲線、介電常數(shù)、介電損耗等性能進行了更為細致的研究。我們根據(jù)（444）衍射峰計算了BCTO（0．12）和BCTO（0．16）薄膜的晶格常數(shù)，分別為20．62A和20．53A。對這兩種薄膜樣品表面的觀察和分析表明，薄膜表面平整，無裂紋，晶粒排列致密，邊界清晰，大小均勻。對于BCTO（0．12）

10、薄膜，計算出了在不同退火溫度下的介電常數(shù)、固定電荷密度（Nfc）和記憶窗口寬度。對BCTO（0．12）薄膜介電常數(shù)與頻率關(guān)系的研究表明，BCTO（0．12）薄膜在2～100kHz之間時具有最好的介電性能，在保證具有較大的介電常數(shù)的前提下同時具有較小的介電損耗。在700℃下退火的BCTO（0．12）薄膜，所加頻率為100kHz、偏壓為-3V時的介電常數(shù)和損耗因子分別為214和0．059。用X射線光電子能譜儀分析了BCTO（0．12）薄膜的

11、化學(xué)特性，發(fā)現(xiàn)Ce3+離子的引入改變了Bi3+離子周圍的化學(xué)環(huán)境，Bi4f主峰的位置向高能端位移了0．57eV。紫外和可見光譜分析表明BCTO（0．12）的帶隙能約為3．36eV，吸收邊波長出現(xiàn)藍移現(xiàn)象。對BCTO（0．16）薄膜介電常數(shù)與頻率關(guān)系的研究表明：在700℃下退火的BCTO（0．16）薄膜，在頻率為100kHz、偏壓為-3V時的介電常數(shù)和損耗因子分別為168和0．04。 以上對BCTO高介電薄膜的研究表明，利用CSD

12、法制備的摻鈰Bi2Ti2O7薄膜的相穩(wěn)定性比純Bi2Ti2O7薄膜大大提高，且Ce3+對于Bi2Ti2O7薄膜的相穩(wěn)定性所起的作用比La3+更為顯著。此外，BCTO薄膜還具有很好的絕緣性和很強的耐擊穿能力，同時具有較大的介電常數(shù)和較低的介電損耗，非常適合用作High-k材料，充當MOS器件中的柵介質(zhì)和DRAM中的存儲介質(zhì)。 在對K0．5Bi0．5TiO3鐵電薄膜的研究中，采用CSD法分別在P型硅襯底和Pt/TiO2/SiO2/S

13、i襯底上制備了K0．5Bi0．5TiO3薄膜，采用的是“層層退火”的成膜方式。我們采用多種測量分析方法研究了薄膜的晶相、顆粒形貌、漏電流密度、記憶窗口的寬度及其變化規(guī)律、電滯回線和介電溫譜等性能。 XRD研究表明，所制備薄膜的結(jié)晶取向是無規(guī)則的，兩種襯底上制備的KBT薄膜并無顯著區(qū)別。用原子力顯微鏡對薄膜表面形態(tài)進行了觀察和分析，發(fā)現(xiàn)在兩種不同襯底上制備的KBT薄膜的表層都是由類似四棱柱形狀的晶粒組成的，晶粒排列緊密，邊界清晰

14、，粒徑均勻，約在170nm。薄膜表面光滑平整，無空隙和裂紋，兩種襯底上薄膜的均方根粗糙度分別為6．6nm和6．2nm。對絕緣性能的研究表明，無論是MFS結(jié)構(gòu)還是MFM結(jié)構(gòu)，所制備的KBT薄膜都顯示出很好的絕緣性和抗擊穿性。重點對KBT薄膜鐵電性能進行了研究，探討了記憶窗口的寬度及其變化規(guī)律，計算出SiO2界面層的厚度為3nm，討論了空穴電荷的注入對于KBT薄膜存儲性能的影響。研究表明，在±8V時記憶窗口的寬度達到了最大值3．1V，這一數(shù)