版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、分類號:工型生密級:UDC:絲!:i&學號:⑧東南大學碩士學位論文018lmCMOS高速低功耗分接器設計研究生姓名:疆像渲導師姓名:遏墼教授申請學位級別蘭堂殛論文提交日期2堂笙壘!縣旦學位授予單位苤直盤堂答辯委員會主席迸孌車學科專業(yè)名稱直路墨薹統(tǒng)論文答辯日期2竣璽Q且旦學位授予日期2塑生且旦評閱人監(jiān)料2006年03月ABSTRACTABSTRACTWiththerapiddevelopmentoftelecommunicationnet
2、workscomputernetworksandIntemet,itisurgenttobuildinformationhighwayOptic—fibercommunicationsystemsaretheprincipalandimportantpartsofmodemcommunicationforitsmeritssuchasgreatcapacitylongtransmitdistance,economizingenergys
3、ource,antiinterferenceandantiradiationereDemuitiplexer(DEMUX)isakeycircuitOptical—fibercommunicationsAsthebackendofoptic—fiberreceiverDEMUXdecomposesahigh—speeddatastreamtoseveraloriginallow—speeddatastreamsWiththesharpd
4、evelopmentofdeepsubmicronCMOStechnologynowadays,theminimumdimensionofMOSgatedecreasegraduallywhichleadstohighercharacteristicfrequencyNowmanyfoundriessupplyingsuchtechnologyareestablishedWiththeprominentadvantagesoflowco
5、standhighstabilitydeepsubmicronCMOStechnologyarcmoreandmorepopularinhighspeedhi曲performanceintegratedcircuitsresearchThispaperpresentsa0189mCMOSdemulfiplexerforSDHSTM64opticalreceiverThesystemisconstructedintreepartsincl
6、udingahighspeedl:2DEMUXcelltwolowspeed1:2DEMUXcellsdividerinputandoutputbuffersfordataandclockTorealizelowerpowerdissipationalatchstructurewi也acommon—gatetopologyandasingleclockphaseisutilizedinthehigh—speed1:2DEMUXcellw
7、hiledynamicCMOSlogicinthelow—speed1:2DEMUXcellMeasuredresultsat10Gb/sby2311pseudorandombitsequences(PRBS)viaonwafertestingindicatethatitCallworkproperlywiththepowerdissiFlationlessthan100mWwithl8VsupplyThedieareaoftheDEM
8、UXis065x075mtTl2FurtherresearchwasconductedaftersummarizingexperiencesinlastchipdesigningA20Gb/s1:2DEMUXwasfabricatedinTSMC018urIlCMOStechnology、Ⅳitll49GHzcharacteristicfrequencyPrimarymeasuredresultsshowexcellentperform
9、ance,correctlogicat20G/sinputdatarate,maxoperatingdatarateof22Gb/s,powerdissipationof108mW謝th18Vpowersupplymdieareais048059ram2Circuitdesign,layoutdrawing,tapeoutandmeasurementofthesetwochipsarepresentedprimarilyThendeta
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低功耗0.18μm高速14分接器設計
- 低功耗0.18μcmos工藝高速41復接器設計研究
- 基于0.18μmcmos工藝的高速低功耗eeprom關鍵電路設計
- 0.18μmcmos工藝低電壓超高速1:16分接器設計
- 0.18μmcmos20gbs1:4分接器設計
- 0.6μmcmos622mbs高速分接器設計
- 超高速0.18μmcmos復接器集成電路設計
- 超高速低功耗復接器設計研究.pdf
- 基于0.18μmcmos工藝的低電壓、低功耗、超高速集成電路設計
- 0.18μmcmos10gbs41復接器設計
- 全差分高速低功耗比較器設計.pdf
- 基于0.18μmcmos工藝的低功耗衛(wèi)星移動通信發(fā)射機芯片設計
- 0.18μmcmos高速數(shù)模轉換器的設計
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設計
- 0.35μmcmos工藝低電壓高速1:4分接器
- 高速低功耗比較器設計.pdf
- 0.18μmcmos超高速并行vcsel驅動器設計
- 0.18um低功耗串行eepromip設計
- 0.6μmcmos4:1高速復接器設計
- 12.5gbsserdes接收機系統(tǒng)以及高速低功耗分接器關鍵技術研究
評論
0/150
提交評論