高速低功耗比較器研究.pdf

1、隨著電子及通信技術(shù)的發(fā)展，如今的混合信號(hào)集成電路設(shè)計(jì)的方向主要集中在片上系統(tǒng)(SoC)的設(shè)計(jì)?；旌闲盘?hào)SoC主要是將模擬電路模塊、數(shù)字電路模塊及存儲(chǔ)器等集成于一個(gè)芯片之上，在無線通信、數(shù)字通信及手機(jī)芯片中得到廣泛的應(yīng)用。在混合信號(hào)SoC中，有些電路模塊是處理模擬信號(hào)的，同時(shí)，也有部分模塊是處理數(shù)字信號(hào)的，這就要求兩種信號(hào)之間必須能夠進(jìn)行轉(zhuǎn)換。因此，SoC芯片中比較重要的模塊就是模數(shù)轉(zhuǎn)換器(ADC)，ADC作為SoC芯片中模擬和數(shù)字模塊的

2、接口，已經(jīng)成為了SoC設(shè)計(jì)中專注的焦點(diǎn)。
　　按照轉(zhuǎn)換周期的不同，ADC可以分為高速ADC、中速ADC和低速ADC；但是按照結(jié)構(gòu)，ADC可以分為直接比較型(Flash ADC)、流水線型(Pipeline ADC)、積分型及逐次逼近型(SAR ADC)等。任何結(jié)構(gòu)的ADC組成模塊中，比較器都是最重要的模塊，其性能指標(biāo)直接影響著ADC的整體性能。通常情況下，比較器的性能指標(biāo)主要包括速度、精度、功耗、失調(diào)電壓、工作電壓等。但是，不同結(jié)

3、構(gòu)的ADC，對(duì)比較器要求是不同的。比如，SAR ADC的主要特點(diǎn)是速度低，其對(duì)比較器的要求是高精度，而不是高速度；Flash ADC的特點(diǎn)是高速度、功耗大，那么，F(xiàn)lash ADC中的比較器一定要滿足高速度、低功耗等等。
　　本文主要對(duì)Flash ADC中的高速低功耗比較器進(jìn)行分析和設(shè)計(jì)，完成了前置放大器、鎖存比較器及輸出緩沖級(jí)電路等子模塊的設(shè)計(jì)及優(yōu)化，主要以降低傳輸延遲為優(yōu)化目標(biāo)。根據(jù)設(shè)計(jì)指標(biāo)的要求，提出了高速低功耗比較器的兩種

4、設(shè)計(jì)方案，通過比較分析，選擇性能較優(yōu)的比較器設(shè)計(jì)。在確定比較器的設(shè)計(jì)方案后，對(duì)高速比較器進(jìn)行了前仿真、版圖設(shè)計(jì)及后仿真。
　　本文基于TSMC 0.18um CMOS工藝，實(shí)現(xiàn)了一個(gè)可以應(yīng)用于8比特，1GHZ采樣速率的Flash ADC中的高速低功耗比較器。高速低功耗比較器采用預(yù)放大鎖存比較器結(jié)構(gòu)，后仿真結(jié)果表明比較器的工作電壓為1.8V，共模輸入電壓為0.85V，工作時(shí)鐘為1GHZ，功耗約為1.09mw，失調(diào)電壓為±1.8mv，