超高速低功耗復接器設計研究.pdf

1、近年來，光纖通信已成為信息高速公路的主體，因此，開發(fā)具有自主知識產權、用于光纖傳輸的高速集成電路對我國信息化建設具有重大意義。復接器位于光纖通信系統(tǒng)中發(fā)射機的前端，作用是將多路并行的低速信號合并成一路串行的高速信號，是實現高速通信的關鍵電路。 本文主要研究降低復接器芯片功耗的方法，在進行理論分析及仿真的基礎上采用SMIC0．18μmCMOS工藝設計2個IOGb/s復接器，以驗證所研究的降低功耗方法的效果。 在降低功耗的兩

2、種手段（降低電壓和降低電流）中，本文選擇降低電流的方法來實現低功耗設計。為降低工作電流，本文采用優(yōu)化系統(tǒng)結構和電路拓撲結構的方法。在系統(tǒng)結構方面，由于樹型結構具有電路可以分級優(yōu)化，所需時鐘產生容易等優(yōu)點，本文采用樹型結構實現低功耗復接器設計。在電路拓撲結構方面，使用CMOS邏輯設計電路是本文研究的重點。 本文中采用SMIC0．18μm CMOS工藝設計了10Gb/s4：1復接器以及10Gb/s16：1復接器以觀察降低功耗的效果。

3、其中，16：1復接器的低速（622Mb/s至SGb/s）復接單元以及低速（2．5GHZ至622MHz）分頻單元采用CMOS邏輯電路實現，高速（5Gb/s至10Gb/s）復接單元以及高速（5GHz至2．5GHz）分頻單元采用SCFL邏輯電路實現。測試結果顯示，16：1復接器芯片在10Gb/s工作速率上眼圖清晰，張開度良好，電源電壓1．8V，功耗160mW，證明使用CMOS邏輯電路設計的復接器能工作到5Gb/s速率。4：1復接器的核心電路采

4、用全CMOS邏輯電路實現。其中，低速（2．5Gb/s至5Gb/s）復接單元采用4_T鎖存器，高速（5Gb/s至1OGb/s）復接單元和高速（5GHz至2．5GHz）分頻單元采用動態(tài)鎖存器，仿真結果表明，4：1復接器可以工作在10Gb/s速率上，電源電壓1．8V，功耗為67mW。 研究表明，采用0．18μm CMOS工藝，可以實現全CMOS邏輯超高速（10Gb/s）復接器設計，并可以有效地降低功耗。 論文最后給出了在2．5