課程設計--數(shù)字搶答器

1、<p><b>　　課程設計</b></p><p>　?。?9-10第二學期）</p><p>　　設計題目：數(shù)字搶答器</p><p><b>　　專業(yè)</b></p><p><b>　　班級</b></p><p><b>　

2、　學號</b></p><p><b>　　姓名</b></p><p><b>　　指導教師</b></p><p><b>　　設計時間</b></p><p>　　四人搶答器電路原理及設計</p><p><b>　　一．設計

3、目的： </b></p><p>　　1. 掌握四人搶答器的電路設計組裝及調(diào)試方法。</p><p>　?、僭O計一個可供4人進行的搶答器。系統(tǒng)設置復位按鈕，按動后，重新開始搶答。</p><p>　?、趽尨鹌鏖_始時數(shù)碼管顯示序號0，選手搶答實行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。</p><p>　　③搶答

4、后顯示優(yōu)先搶答者序號，同時發(fā)出音響。，并且不出現(xiàn) 其他搶答者的序號。 ④搶答器具有定時搶答功能，且一次搶答的時間有主持人設定，本搶答器的時間設定為9秒，當主持人啟動“開始”開關后，定時器開始減計時。 ⑤設定的搶答時間內(nèi)，選手可以搶答，這時定時器停止工作，顯示器上顯示選手的號碼和搶答時間。并保持到主持人按復位鍵。 ⑥當設定的時間到，而無人搶答時，本次搶答無效，并禁止搶答。定時器上顯示00。</p>

5、<p>　　2. 熟悉數(shù)字集成電路設計和使用方法。</p><p><b>　　二．方案設計：</b></p><p>　　該方案的設計工作原理：</p><p>　　搶答具有鎖存、定時、顯示和報警功能。即當搶答開始后，選手搶答按動按鈕，鎖存器鎖存相應的選手編碼，同時用LED數(shù)碼管把選手的編碼顯示出來，并且開始搶答時間的倒計時，同時

6、用LED數(shù)碼管把選手的所剩搶答時間顯示出來。而在選手按鍵搶答時間倒計時間到的時候都以報警聲音提醒主持人和選手。搶答時間設定9秒，報警時間為1秒。</p><p><b>　　有如下步驟：</b></p><p>　?、俳油娫春?，主持人將開關撥到“清除”狀態(tài)，搶答器處于靜止狀態(tài)，編號顯示器燈滅，定時器設定時間，</p><p>　　②主持人將開

7、關置“開始”狀態(tài)，宣布“開始”，搶答器開始工作。</p><p>　?、鄱〞r器倒計時且揚聲器給出聲響提示。當一輪搶答之后，定時器停止，禁止二次搶答、定時器顯示剩余時間00。</p><p>　?、苋绻俅螕尨鸨仨氈鞒秩嗽俅尾僮鳌扒宄焙汀伴_始”狀態(tài)開關。</p><p><b>　　搶答器的總體設計：</b></p><p&

8、gt;　　①開始后，定時電路開始秒脈沖電路進行倒計時，結果通過譯碼器在顯示器中顯示,報警電路給出聲音提示。</p><p>　?、诋斶x手首先按某一開關鍵時，可通過觸發(fā)鎖存電路被觸發(fā)并鎖存，在輸出端產(chǎn)生相應的開關電平信息，同時為防止其他開關隨后觸發(fā)而產(chǎn)生紊亂，最先產(chǎn)生的輸出電平變化又反過來將觸發(fā)電路鎖定。</p><p>　?、廴缓笤谧g碼器中譯碼，將觸發(fā)器輸出的數(shù)據(jù)轉換為數(shù)碼管需要的邏輯狀態(tài)

9、。最后在顯示電路中顯示出所按鍵選手的號碼。</p><p>　　④若有多個開關同時按下，則在它們之間存在著隨即競爭的問題，結果可能是它們中的任一個產(chǎn)生有效輸出。</p><p>　　電路的設計系統(tǒng)框圖如下：</p><p><b>　　三．電路設計 </b></p><p>　　(1) 搶答器電路 </p>

10、<p>　　該電路完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號；二是禁止其他選手按鍵操作無效。工作過程：開關S置于"清除"端時，RS觸發(fā)器的 端均為0，4個觸發(fā)器輸出置0，使74LS148的 ＝0，使之處于工作狀態(tài)。當開關S置于"開始"時，搶答器處于等待工作狀態(tài)，當有選手將鍵按下時（如按下S4），74LS148的輸出 經(jīng)RS鎖存后，1Q=1

11、,74LS48處于工作狀態(tài)，4Q3Q2Q=100,經(jīng)譯碼顯示為"4"。此外，1Q＝1，使74LS148 ＝1，處于禁止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148的 此時由于仍為1Q＝1，使ST＝1，所以74LS148仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將s開關重新置 清除"然后再進行下一輪搶答。74LS148為8線－3線優(yōu)先編碼器.&l

12、t;/p><p>　　表1　74LS148的功能真值表</p><p><b>　　搶答器電路圖</b></p><p><b>　?。?）定時電路設計</b></p><p>　　節(jié)目主持人根據(jù)搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數(shù)器進行預置，可以選用十進制同步加/減計數(shù)器74L

13、Sl92進行設計，計數(shù)器的時鐘脈沖由秒脈沖電路提供。構成圖如下：</p><p>　　四 . 單元電路設計參數(shù)計算及元器件選擇</p><p>　　1 . 74LS48芯片是一種常用的七段數(shù)碼管譯碼器驅動器，常用在各種數(shù)字電路和單片機系統(tǒng)的顯示系統(tǒng)中，下面我就給大家介紹一下這個元件的一些參數(shù)與應用技術等資料。</p><p>　　2 . 74LS279簡要說明:2

14、79為四個/R-/S 鎖存器，共有 54/74279 和 54/74LS279 兩種線路結構型式,其主要電器特性的典型值如下(不同廠家具體值有差別):型號 tPD PD54279/74279 12ns 90mW54LS279/74LS279 12ns 19mW四個鎖存器中有 2 個具有 2 個置位端（/SA,/SB）。當/S 為低電平，/R 為高電平時，輸出端 Q 為高電平。當/S 為高電平，/R為低電平時，Q 為低電平。

15、當/S 和/R 均為高電平時，Q 被鎖存在已建立的電平。當/S 和/R 均為低電平時，Q 為不穩(wěn)定的高電平狀態(tài)。對/SA和/SB，/S的低電平表示/SA和/SB只要有一個為低電平，/S的高電平表示/SA和/SB均為高電平。引出端符號：1Q~4Q 輸出端/1S~/4S 置位端（低電平有效）/1R~/4R 復位端（低電平有效）外部管腿圖： 邏輯圖和真值表圖：</p>

16、<p>　　3 . 74LS148</p><p>　　在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。不過在設計優(yōu)先編碼器時，已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊。在同時存在兩個或兩個以上輸入信號時，優(yōu)先編碼器只按優(yōu)先級高的輸入信號編碼，優(yōu)先級低的信號則不起作用。74LS148是一個八線-三線優(yōu)先級編碼器。</p><p>　　八線-三線編碼器74148的慣用符號及管腳圖

17、引腳圖</p><p>　　74LS148優(yōu)先編碼器為16腳的集成芯片，除電源腳VCC(16)和GND(8)外，其余輸入、輸出腳的作用和腳號如圖中所標。其中I0—I7為輸入信號，A2,A1,A0為三位二進制編碼輸出信號，IE是使能輸入端，OE是使能輸出端，GS為片優(yōu)先編碼輸出端。</p><p>　　由74LS148真值表可列輸出邏輯方程為：</p><p>　　A

18、2 = (I4+I5+I6+I7)IE</p><p>　　A1 = (I2I4I5+I3I4I5+I6+7)·IE</p><p>　　A0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE</p><p>　　使能輸出端OE的邏輯方程為： </p><p>　　OE =I0·I1·I2&

19、#183;I3·I4·I5·67·IE </p><p>　　當使能輸入IE=1時，禁止編碼、輸出(反碼)： A2,A1,A0為全1。當使能輸入IE=0時，允許編碼，在I0～I7輸入中，輸入I7優(yōu)先級最高，其余依次為：I6,I5,I4,I3,I2,I0，I0等級排列。OE為使能輸出端，它只在允許編碼(IE=0)， 而本片又沒有編碼輸入時為0。</p><

20、p>　　擴展片優(yōu)先編碼輸出端GS的邏輯方程為： GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IE </p><p>　　GS為片優(yōu)先編碼輸出端，它在允許編碼(IE=0)，且有編碼輸入信號時為0；若允許編碼而無編碼輸入信號時為1(；在不允許編碼(IE=1)時，它也為1。GS = 0表示“電路工作

21、，而且有編碼輸入” </p><p>　　74LS148優(yōu)先編碼器真值表</p><p>　　用兩片74LS148優(yōu)先編碼器擴展為十六線-四線優(yōu)先編碼器的連線圖</p><p>　　4 . 十進制可逆計數(shù)器74LS192引腳圖管腳及功能表</p><p>　　74LS192是同步十進制可逆計數(shù)器，它具有雙時鐘輸入，并具有清除和置數(shù)等功能，

22、其引腳排列及邏輯符號如下所示：</p><p>　　（a）引腳排列 (b) 邏輯符號</p><p>　　圖中：為置數(shù)端，為加計數(shù)端，為減計數(shù)端，為非同步進位輸出端 為非同步借位輸出端，P0、P1、P2、P3為計數(shù)器輸入端，為清除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。其功能表如下</p><p>　　74LS192的功

23、能表</p><p>　　5 . 555定時器</p><p>　　555定時器內(nèi)部結構的簡化原理圖如下，它由3個阻值為5k的電阻組成的分壓器、兩個電壓比較器C1和C2、基本RS觸發(fā)器、放電BJT以及緩沖器G 組成。</p><p>　　定時器的主要功能取決于比較器的輸出控制RS觸發(fā)器和放電BJT T的狀態(tài)。圖中Rd為復位輸入端，當Rd為低電平時，不管其他輸入端的狀

24、態(tài)如何，輸出Vo為低電平。因此在正常工作時，應將其接高電平。</p><p><b>　　555結構原理圖</b></p><p>　　由圖可知，當5腳懸空時，比較器C1和C2的比較電壓分別為2/3Vcc和1/3Vcc。</p><p>　　當VI1>2/3Vcc，VI2>1/3Vcc時，比較器C1輸出低電平，比較器C2輸出高電平，

25、基本RS觸發(fā)器被置0，放電三極管T導通，輸出端Vo為低電平。</p><p>　　當VI1<2/3Vcc，VI2<1/3Vcc時，比較器C1輸出高電平,比較器C2輸出輸出低電平，基本RS觸發(fā)器被置1，放電三極管截止，輸出端Vo為高電平。</p><p>　　當VI1<2/3Vcc，VI2>1/3Vcc時，基本RS觸發(fā)器R=1、S=1，觸發(fā)器狀態(tài)不變，電路以保持原狀態(tài)

26、不變。</p><p><b>　　表 555功能表</b></p><p>　　五、系統(tǒng)需要的元器件清單： </p><p>　　1．集成電路74LS148 1片，74LS279 1片，74LS48 3片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。</p><p>　　2. 電

27、阻 510Ω 2只，1KΩ 9只，4.7kΩ l只，5.1kΩ l只，100kΩ l只，10kΩ 1只， 15kΩ 1只， 68kΩ l只。</p><p>　　3. 電容 0.1uF 1只，10uf 1只。 </p><p>　　4. 三極管 3DG12 1只。</p><p>　　5. 其它：發(fā)光二極管2只，共陰極顯示器2只。</p><p&

28、gt;<b>　　六 . 總結與體會</b></p><p>　　該系統(tǒng)是一個可供4人搶答的搶答器,當主持人按下禁止搶答的開關時,搶答被禁止.如果在此期間選手將不能搶答;當控制開關斷開時搶答允許,此時若有人搶答,數(shù)碼顯示器將顯示搶答者的號碼,提示主持人搶答已經(jīng)完成.</p><p>　　通過這次設計，我的理論知識掌握得更扎實，動手能力明顯提高。同時，通過網(wǎng)上搜索等多方

29、面的查詢資料，我學到許多在書本上沒有的知識，也認識到理論聯(lián)系實踐的重要。這次次設計是自己第一次運用數(shù)字電路模擬實際的東西。所以在許多方面都還不熟練,對一些元器件的功能還不完全了解，不能熟練運用，因而不能完全的一次性設計好該電路。不過通過本次的課程設計我學到了學多的知識，學會了Multisim的一些基本使用方法，培養(yǎng)了我的獨立思考問題解決問題的能力，加深了我對數(shù)電、模電知識的理解，鞏固了我的學習知識，有助于我以后的學習。</p>

30、;<p>　　雖然這次的課程設計的時間很短暫，但是我收獲了很多在書本上無法了解的東西，使我認識到實際動手操作的重要性，對我的以后學習設計有很大的幫助，也為將來的人生之路做好了一個很好的鋪墊。</p><p><b>　　七．參考文獻</b></p><p>　?。?）.數(shù)字電子技術 第三版 西安電子科技大學出版社</p><p

31、>　?。?）.模擬電子技術 第三版 西安電子科技大學出版社</p><p>　　（3）.電子線路CAD使用教程 第三版 西安電子科技大學出版社</p><p>　?。?）.電子線路設計指導 北京航天航空大學出版社</p><p>　?。?）.數(shù)字邏輯 毛法堯 高等教育出版社 </p><p