eda課程設(shè)計(jì)--十進(jìn)制加法器

1、<p>　　課 程 設(shè) 計(jì) 說 明 書</p><p>　　題目： 十進(jìn)制加法器 </p><p>　　課程設(shè)計(jì)（論文）任務(wù)書</p><p>　　院（系）：電氣工程學(xué)院 基層教學(xué)單位：電子實(shí)驗(yàn)中心 </p><p>　　說明：此表一式四份，學(xué)生、指導(dǎo)教師、基層教學(xué)單位、系部各一份。

2、</p><p>　　2010年12月30日星期四</p><p><b>　　目 錄</b></p><p>　　第1章 設(shè)計(jì)說明 ………………………………………………7</p><p>　　第2章 原理圖 …………………………………………………8</p><p>　　第3章 波形

3、仿圖…………………………………………………9</p><p>　　第4章 管腳鎖定及硬件連線……………………………………9</p><p>　　第5結(jié) 總結(jié)………………………………………………………10</p><p>　　參考文獻(xiàn) ……………………………………………………………10</p><p>　　評(píng)審意見表………………………………

4、…………………………11</p><p><b>　　第一章 設(shè)計(jì)說明</b></p><p>　　1.1 設(shè)計(jì)思路：先用一個(gè)744來做成十四進(jìn)制的加法計(jì)數(shù)器，再用此計(jì)數(shù)器輸出的二進(jìn)制數(shù)作為74154的輸入，74154是一個(gè)4—16的譯碼器，它可以根據(jù)十四種不同的輸入來編譯出相應(yīng)的輸出。因此我們就可以得到十四種需要的輸出狀態(tài)，再通過門電路把它依次傳送給彩燈。最后選則兩

5、種不同的時(shí)鐘信號(hào)，設(shè)計(jì)一個(gè)邏輯電路讓它們按照要求來輸出，把輸出端接到74161的CLK端。這樣我們就可以對(duì)8個(gè)彩燈進(jìn)行題目所需要的控制。</p><p><b>　　1.2 模塊介紹：</b></p><p><b>　　時(shí)鐘控制電路</b></p><p>　　功能介紹：CLK1和CLK 2是周期為0.5 和1 的時(shí)鐘信

6、號(hào)。</p><p>　　SWITCH是暫?？刂崎_關(guān)，它可以使彩燈隨時(shí)暫停在某一狀態(tài)</p><p>　　RESERT是個(gè)復(fù)位開關(guān)</p><p>　　當(dāng)T觸發(fā)器的時(shí)鐘信號(hào)跳變到高電平時(shí)，Q端會(huì)輸出一個(gè)低電平，由圖我們可以很容易看出 CLK2被鎖定，只有CLK1信號(hào)輸出，同理當(dāng)Q端為低電平時(shí)，輸出CLK2信號(hào)。這樣就實(shí)現(xiàn)了時(shí)鐘信號(hào)的選擇。 </p>&

7、lt;p>　　當(dāng)SWITCH開關(guān)切換到低電平時(shí)，CLK1 和CLK2被同時(shí)鎖定，此時(shí)彩燈會(huì)暫停在當(dāng)前狀態(tài)</p><p><b>　　。</b></p><p>　　RESERT端它具有對(duì)計(jì)數(shù)器的清零功能，使計(jì)數(shù)器從零開始重新計(jì)數(shù)，它是復(fù)位開關(guān)。

8、

9、 </p><p><b>　　十四進(jìn)制循環(huán)控

10、制器</b></p><p>　　功能簡介：74161是個(gè)十四進(jìn)制循環(huán)計(jì)數(shù)器，循環(huán)一次共有十四種狀態(tài)，因此它可以輸出14個(gè)二進(jìn)制碼，再把它們依次傳送到譯碼器，就可以實(shí)現(xiàn)我們所要的功能。當(dāng)輸出1101即13時(shí)進(jìn)位給LDN端置零。而且它又對(duì)前面的控制電路達(dá)到所需的控制。</p><p>　　74161的真值表如下：</p><p>　　74154譯碼器輸出電

11、路</p><p>　　功能簡介：由前一部分我們知道，ABCD輸入端會(huì)得到14個(gè)不同的二進(jìn)制碼，而這些二進(jìn)制碼是我們按照題目要求的輸出狀態(tài)而編制的。所以74151就會(huì)譯出它們相對(duì)應(yīng)的輸出狀態(tài)，共有14種。把這14種狀態(tài)通過門電路編制后送給8個(gè)紅色信號(hào)燈。這8個(gè)信號(hào)燈就會(huì)按照我們要求的現(xiàn)象發(fā)光和熄滅，并且遵循著兩個(gè)不同的周期循環(huán)性的工作。</p><p><b>　　輸出端邏輯表達(dá)

12、式：</b></p><p>　　L8´=m6´+m7´+m13´;</p><p>　　L7´=m5´+m6´+m8´+m12´;</p><p>　　L6´=m4´+m5´+m9´+m11´;</p>

13、<p>　　L5´=m3´+m4´+m10´;</p><p>　　L4´=m2´+m3´+m10´;</p><p>　　L3´=m1´+m2´+m9´+m11´;</p><p>　　L2´=m0´+

14、m1´+m8´+m12´;</p><p>　　L1´=m0´+m7´+m13´</p><p>　　輸入與LED對(duì)應(yīng)真值表</p><p><b>　　第二章 原理圖</b></p><p>　　簡介：由時(shí)鐘選擇電路選擇時(shí)鐘信號(hào)使計(jì)數(shù)器以需要的時(shí)間間

15、隔工作，計(jì)數(shù)器將每時(shí)刻的狀態(tài)送給譯碼器譯碼，產(chǎn)生最終輸出狀態(tài)編碼。具體各部分功能及工作狀況參照第二章。</p><p><b>　　第三章 波形圖</b></p><p>　　簡介：如圖所示0-6.5S時(shí)間CLK1工作彩燈狀態(tài)轉(zhuǎn)換為0.5秒，以后為1秒，10S時(shí)把RESET撥到低電平上使其復(fù)位，11.5S時(shí)SWICTH開關(guān)置低電平彩燈狀態(tài)暫停運(yùn)行至13.0S時(shí)繼續(xù)轉(zhuǎn)換

16、。以此往后當(dāng)RESET和SWITH都高電平時(shí)，彩燈就分別以0.5秒和1秒間隔時(shí)間循環(huán)工作。</p><p>　　第四章 管腳鎖定及硬件連線</p><p><b>　　管腳鎖定：</b></p><p>　　CLK1--------Pin75;</p><p>　　CLK2--------Pin85;</p>

17、<p>　　RESET-------Pin40;</p><p>　　swith--------Pin39;</p><p>　　L1-----------Pin12;</p><p>　　L2-----------Pin13;</p><p>　　L3-----------Pin14;</p><p>

18、　　L4-----------Pin15;</p><p>　　L5-----------Pin17;</p><p>　　L6-----------Pin18;</p><p>　　L7-----------Pin19;</p><p>　　L8-----------Pin24;</p><p><b>　

19、　硬件連線：</b></p><p>　　頻率組模塊低頻組21接CLK2（1HZ），20接CLK1（2HZ）。</p><p><b>　　第五章 總結(jié)</b></p><p>　　這次EDA課程設(shè)計(jì)歷時(shí)五天，在這短短的時(shí)間里。我學(xué)到了很多書本上沒有的東西，同時(shí)也鞏固了以前所學(xué)的知識(shí)。雖然在設(shè)計(jì)過程中遇到了一些問題，但是通過自己查閱

20、資料再加上和同學(xué)的討論，最后都被解決了。特別是每當(dāng)一個(gè)子模塊編寫成功的時(shí)候，心里便特別的開心。印象最深的是最后一個(gè)過程，硬件連接部分，由于我們的粗心，沒看清實(shí)驗(yàn)箱上所需模塊的功能就連線，造成了很幼稚的錯(cuò)誤。經(jīng)過了多次檢查，總算把它們解決了。我也總算明白了什么是EDA課程設(shè)計(jì)。EDA技術(shù)就是就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述元件為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)，大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通

21、過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編程，邏輯簡化，邏輯分割，邏輯綜合及優(yōu)化，邏輯布局布線，邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯，邏輯映射，編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。</p><p>　　通過這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，光有理論是遠(yuǎn)遠(yuǎn)不夠的。在設(shè)計(jì)過程中好多問題都是由于自己操作失誤而造成的。我們應(yīng)該從理論中的得出結(jié)