

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、課程課程數(shù)字電子技術(shù)章節(jié)章節(jié)第3章教師教師陳燕熙審批審批課題課題3.2.5加法器課時(shí)課時(shí)2授課日期授課日期授課班級(jí)授課班級(jí)教學(xué)目的教學(xué)目的與要求與要求了解加法器的邏輯功能掌握加法器的邏輯符號(hào)和邏輯功能教學(xué)重點(diǎn)教學(xué)重點(diǎn)掌握加法器的邏輯符號(hào)和邏輯功能教學(xué)難點(diǎn)教學(xué)難點(diǎn)加法器的應(yīng)用授課類型授課類型專業(yè)理論課教學(xué)方法教學(xué)方法班級(jí)授課教具多媒體解決重難解決重難點(diǎn)的措施點(diǎn)的措施從基本的組合邏輯電路入手,組合邏輯電路是由若干基本門電路所組成,所以強(qiáng)化基
2、本門電路的基本知識(shí),是學(xué)習(xí)組合門電路的基本方法。導(dǎo)入過程導(dǎo)入過程設(shè)計(jì)設(shè)計(jì)加法器的功能是實(shí)現(xiàn)二進(jìn)制數(shù)的加法運(yùn)算,有半加器和全加器之分。2.2.全加器全加器全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號(hào)相加,并根據(jù)求和結(jié)果給出該位的進(jìn)位信號(hào)。根據(jù)全加器的功能,可列出它的真值表,如表5.6.2所示。其中Ai和Bi分別是被加數(shù)及加數(shù),Ci1為相鄰低位來的進(jìn)位數(shù),Si為本位和數(shù)(稱為全加和)Ci為向相鄰高位的進(jìn)位數(shù)。為了求出Si和Ci的邏輯表達(dá)式,首
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 加法器電路的設(shè)計(jì)
- 一種高速加法器-前置進(jìn)位加法器研究與設(shè)計(jì).pdf
- 加法器課程設(shè)計(jì)---數(shù)字加法顯示電路
- 課程設(shè)計(jì)---模7加法器
- 加法器課程設(shè)計(jì)---數(shù)字加法顯示電路
- 浮點(diǎn)數(shù)加法器的設(shè)計(jì)
- 并行反饋進(jìn)位加法器研究.pdf
- 設(shè)計(jì)高性能浮點(diǎn)加法器.pdf
- 位超前進(jìn)位加法器設(shè)計(jì)
- cmos加法器設(shè)計(jì)畢業(yè)設(shè)計(jì)
- 基于與非門的加法器設(shè)計(jì)
- 課程設(shè)計(jì)---可控加法器的設(shè)計(jì)
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計(jì).pdf
- 快速浮點(diǎn)加法器的優(yōu)化設(shè)計(jì).pdf
- 八位二進(jìn)制加法器
- eda課程設(shè)計(jì)--十進(jìn)制加法器
- 32位浮點(diǎn)加法器的優(yōu)化設(shè)計(jì).pdf
- LS_RISC中加法器的研究.pdf
- 八位二進(jìn)制加法器
- eda十進(jìn)制計(jì)數(shù)加法器課程設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論