基于動態(tài)部分可重構FPGA的計算機組成原理實驗平臺設計.pdf

1、隨著電子信息科學技術的快速發(fā)展，計算機技術和集成電路技術也取得了快速的發(fā)展，現(xiàn)代電子電路系統(tǒng)設計技術發(fā)生了重大的變化。采用傳統(tǒng)的小規(guī)模集成電路芯片加連線的設計方法，既費時又消耗大量器材，已經(jīng)不能滿足現(xiàn)代電子系統(tǒng)設計的要求。計算機仿真教學已成為培養(yǎng)學生工程實踐能力的重要手段。本文開發(fā)出了一套具有上位機軟件系統(tǒng)和下位機硬件系統(tǒng)的計算機組成原理實驗系統(tǒng)，對于學生鞏固計算機組成原理課程的理論，CPU各個功能部件如何工作，促進學生的感性認識，培養(yǎng)

2、學生計算機應用能力和創(chuàng)新能力等方面起了積極的作用。
　　在上位機的設計開發(fā)中，使用了C++builder6.0開發(fā)出了一套具有可視化界面的上位機管理系統(tǒng)，實驗者可以在上位機管理系統(tǒng)中對計算機組成的各個部分進行模擬設計、功能驗證和指令編譯與下載等功能。
　　本文在對動態(tài)部分可重構FPGA做了深入研究的基礎上，采用了動態(tài)部分可重構FPGA外加輸入模塊、顯示模塊、時鐘模塊的硬件電路結構設計出了實驗系統(tǒng)的下位機。動態(tài)部分可重構FPG

3、A的使用減少了硬件電路的占用空間，降低了硬件電路的復雜性，提高了硬件電路的穩(wěn)定性。動態(tài)部分可重構FPGA的設計采用了基于EAPR(Early Access Partial Reconfiguration)的設計流程，并對下位機硬件系統(tǒng)的各個功能模塊進行了設計與功能驗證。本文采用了Xilinx公司的Planahead軟件實現(xiàn)了動態(tài)部分可重構FPGA的設計，得到了可以提交給用戶使用的具有完整功能的FPGA配置文件。并對上位機和下位機的功能進