版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、近年來,快速閃存憑借優(yōu)異的性能,在電子信息領(lǐng)域得到了廣泛應(yīng)用。隨著信息社會(huì)的發(fā)展,信息產(chǎn)業(yè)正朝著海量信息計(jì)算、存儲(chǔ)、傳輸?shù)姆较虬l(fā)展。這就要求快速閃存存儲(chǔ)技術(shù)向大規(guī)模、高速度、低功耗、低成本發(fā)展。
浮柵型存儲(chǔ)器的設(shè)計(jì),隨著工藝特征尺寸的減小而面臨著挑戰(zhàn)。首先,低供電電壓增加了設(shè)計(jì)難度;第二,隨著存儲(chǔ)容量的增大,讀通路寄生效應(yīng)更加顯著;第三,工藝漲落在所難免。這些問題都與存儲(chǔ)器外圍電路和讀通路的設(shè)計(jì)密切相關(guān)。因此,本文首先深入研究
2、了NORFLASH工作原理,重點(diǎn)設(shè)計(jì)了NORFLASH外圍電路,對讀通路進(jìn)行設(shè)計(jì)、優(yōu)化,并設(shè)計(jì)了利用預(yù)設(shè)Trim值對抗工藝漲落的方法。本文的主要工作和成果如下:
1.深入研究了浮柵晶體管的工作原理,對NORFLASH的編程、擦除算法進(jìn)行了詳細(xì)闡述。
2.設(shè)計(jì)了幾種外圍關(guān)鍵電路,包括:(1)兩款基準(zhǔn)電壓源,一款是曲率補(bǔ)償?shù)母呔然鶞?zhǔn)電壓源,另一款是抗工藝漲落的待機(jī)狀態(tài)下的基準(zhǔn)電壓源;(2)一種瞬態(tài)響應(yīng)增強(qiáng)型VDC電路;
最新文檔
- 基于FPGA的快閃存儲(chǔ)器糾錯(cuò)電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- EMCCD驅(qū)動(dòng)電路設(shè)計(jì)與優(yōu)化.pdf
- 高速SERDES接口的關(guān)鍵電路設(shè)計(jì).pdf
- 功率門控關(guān)鍵技術(shù)分析與電路設(shè)計(jì).pdf
- UHF RFID標(biāo)簽芯片關(guān)鍵電路設(shè)計(jì).pdf
- FT-SerDes CDR關(guān)鍵電路設(shè)計(jì).pdf
- 用于amoled驅(qū)動(dòng)芯片的驅(qū)動(dòng)電路設(shè)計(jì)與優(yōu)化
- SoC中高性能SRAM電路設(shè)計(jì)與優(yōu)化.pdf
- GPON系統(tǒng)ONU下行關(guān)鍵電路設(shè)計(jì)研究.pdf
- 超寬帶通信系統(tǒng)關(guān)鍵電路設(shè)計(jì)研究.pdf
- 單片T-R組件關(guān)鍵電路設(shè)計(jì).pdf
- 閃存陣列構(gòu)建與優(yōu)化的關(guān)鍵技術(shù)研究.pdf
- RFID系統(tǒng)的研究及芯片關(guān)鍵電路設(shè)計(jì).pdf
- LDPC碼的快速譯碼算法研究與關(guān)鍵模塊電路設(shè)計(jì).pdf
- 鎖相環(huán)頻率綜合器關(guān)鍵電路設(shè)計(jì)與實(shí)現(xiàn).pdf
- PC機(jī)總線接口電路設(shè)計(jì)優(yōu)化研究與應(yīng)用.pdf
- 基于CPT maser的相干接收機(jī)研究與關(guān)鍵電路設(shè)計(jì).pdf
- UHF RFID有源標(biāo)簽接收前端關(guān)鍵電路設(shè)計(jì).pdf
- 高速CMOS圖像傳感器關(guān)鍵電路設(shè)計(jì).pdf
- CTIA型讀出電路線性度的優(yōu)化及電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論