應用于ILP處理器的編譯器導向低功耗并行度調(diào)變算法.pdf

1、應應應用用用于于于ILP處處處理理理器器器的的的編編編譯譯譯器器器導導導向向向低低低功功功耗耗耗并并并行行行度度度調(diào)調(diào)調(diào)變變變算算算法法法CompilerguidedLowpowerParallelismScalingAlgithmfILPProcesss學科專業(yè)：微電子學與固體電子學作者姓名：佟玉鳳指導教師：梁煜副教授天津大學電子信息工程學院二零一六年十一月摘摘摘要要要近些年來，得益于尺寸縮小技術的發(fā)展，為了滿足用戶對于設備執(zhí)行速度的

2、需求，指令級并行(InstructionLevelParallelismILP)處理器架構被廣泛應用于嵌入式系統(tǒng)領域。然而，不同的應用程序運行在ILP處理器上時，對于硬件資源和并行度的需求量有所差異，甚至是在同一支應用程序中差異也很明顯，如果執(zhí)行一支程序時都固定使用統(tǒng)一的高并行度，必然會引起硬件資源的浪費和產(chǎn)生不必要的漏電功耗，因此，設計高能量效率的ILP處理器來平衡功耗和速度已經(jīng)成為目前嵌入式系統(tǒng)研究需要解決的關鍵問題之一。本文的主要

3、目的就是在滿足運算效能需求的前提下，盡可能降低能量消耗。本文主要從硬件結構改進和軟件算法優(yōu)化兩方面降低漏電耗能。在硬件方面，采用已有的PGRFVLIW處理器架構，該處理器架構把功能單元和寄存器堆劃分為若干個獨立的能量單元，并且每個能量單元都采用能量門控技術作為電流開關控制該能量單元的開啟和關斷，這種細粒度的電源管理方式可以使處理器的漏電功耗隨著并行度的減小而降低；在軟件方面，提出了并行度調(diào)變算法，該算法使程序運行在ILP處理器上時，能夠

4、根據(jù)自身的硬件資源和并行度需求調(diào)整并行度。該算法主要由三個階段組成：(1)把整個程序切割為若干個合適尺寸的區(qū)域(powergatingregionPGR)；(2)通過分析各PGR的資源需求量和能量效率設置合適的并行度；(3)用每個區(qū)域設置的并行度重新調(diào)度該區(qū)域的指令，并且在每個區(qū)域中插入電源門控指令來控制硬件資源的開啟和關斷。本文利用CeMarkpro標準測試集中的應用程序進行多種類型代碼的測試；在臺積電(TSMC)40nm工藝下，搭建