面向60GHz分數型鎖相環(huán)應用的分數分頻器的設計.pdf

1、隨著美國Google等研究機構的手勢雷達等創(chuàng)新性應用及基于60GHz頻段的短距離雷達應用的逐漸興起，在CMOS工藝集成度及速度不斷提升的背景下，為降低系統(tǒng)功能成本，60GHz通信及雷達一體化系統(tǒng)的實現將成為可能。作為這樣一個系統(tǒng)的重要組成部分:分數型鎖相環(huán)，其雜散及相位噪聲等性能至關重要。而作為分數型鎖相環(huán)的關鍵電路模塊，分數分頻器直接決定時鐘雜散等性能，具有重要研究價值。為此，本文選擇應用于該系統(tǒng)的分數分頻器開展研究。
　　分數

2、分頻器包含前置二分頻電路、相位選擇器、輔助邏輯電路、整數多模分頻器與Delta-Sigma調制器(下簡稱DSM)等模塊。為提升電路性能，本論文采取了系統(tǒng)與電路協(xié)同設計的思路。在系統(tǒng)層面:1)基于鎖相環(huán)鎖定狀態(tài)下的線性相位模型，分析了分數分頻器對鎖相環(huán)性能的影響;2）基于Matlab工具對DSM調制器進行建模，實現完整的分數分頻器的建模仿真。在電路層面:綜合運用落后相位切換邏輯和陷波結構DSM等多種新型技術，有效提升了系統(tǒng)性能。電路設計中

3、，采用靜態(tài)C2MOS邏輯結構實現前置二分頻器，降低功耗并實現很寬的工作頻率范圍;2）在相位選擇器方面，采取傳輸門實現，提出新型落后相位切換結構，減小了器件延時對電路功能正確性帶來的影響;3）輔助邏輯電路為相位選擇器提供預控制字，使得數字控制電路在預控制字周期內仍可以進行運算，進一步降低對數字控制電路的速率要求;4）為降低功耗，基于靜態(tài)CMOS邏輯，整數多模分頻器采用6級2/3分頻器級聯(lián)實現，在邏輯輔助電路作用下，完成16-127分頻功能

4、;5）為有效降低輸出信號相位噪聲，分頻器輸出信號被重定時器采樣;6）為降低量化噪聲對鎖相環(huán)環(huán)路帶寬的制約，本論文DSM調制器在MASH1-1-1結構基礎上引入陷波濾波器結構。
　　基于65nm CMOS工藝，本論文采用全定制電路及Synopsis數字邏輯綜合流程，分別完成了二分頻器和整數多模分頻器等高速電路及DSM調制器和部分輔助電路，進而實現完整的分數分頻器。分數分頻器主體部分面積約為240um×420um。后仿真結果表明分數分