寬帶CMOS鎖相環(huán)中小數(shù)分頻器的設計.pdf

1、頻率合成器作為射頻收發(fā)系統(tǒng)中的重要電路單元，它的性能決定整個收發(fā)機系統(tǒng)的整體性能，設計一個穩(wěn)定、高精度、高頻譜純度的頻率合成器具有非常重要的意義。相比于整數(shù)型頻率合成器，小數(shù)型頻率合成器很好的解決了帶寬與頻率間隔精度之間的矛盾，作為小數(shù)型頻率合成器中最重要的模塊，小數(shù)分頻器通過動態(tài)控制多模可編程分頻器的分頻比，達到小數(shù)分頻的目的。本文系統(tǒng)的研究了一種可用于藍牙（Bluetooth）、無線局域網(wǎng)絡（WLAN）等多種通信系統(tǒng)的小數(shù)分頻器。

2、 論文首先從鎖相環(huán)理論出發(fā)，系統(tǒng)分析了小數(shù)頻率合成器當中存在的“小數(shù)雜散”現(xiàn)象及解決方法，并確定了采用基于∑-△調(diào)制器技術的小數(shù)分頻器結構，再根據(jù)小數(shù)頻率合成器的系統(tǒng)參數(shù)要求，確定了小數(shù)分頻器的各項設計指標。依據(jù)頻率合成器所覆蓋頻率范圍的要求，設計了基于4/5預分頻器的多?？删幊谭诸l器，可滿足對1．8GHz～3．0GHz頻率范圍的鎖相環(huán)合成信號進行可編程分頻，分頻比范圍為12～127。然后對幾種常見∑-△調(diào)制器結構進行了詳細的分析

3、、對比，并通過使用Matlab行為級建模，設計了20-bit3階多級噪聲整形（Multistage Noise Shaping，MASH）結構的∑-△調(diào)制器。最終，利用Verilog代碼實現(xiàn)∑-△調(diào)制器部分的設計，并通過一系列數(shù)字集成電路設計流程實現(xiàn)。 論文基于Chartered0．18μm CMOS RF工藝完成了小數(shù)分頻器的版圖設計、仿真。仿真結果表明，本論文所設計的小數(shù)分頻系統(tǒng)可在1．8GHz～3．0GHz的輸入頻率范圍內(nèi)