高精度、分數(shù)分頻CMOS集成鎖相環(huán)電路設計.pdf

1、同步通信網(wǎng)中，局鐘系統(tǒng)是一種基礎設施，也是一種關鍵設施。隨著寬帶時代的到來，SDH的發(fā)展，時鐘處理的要求越來越高。從SDH在國內(nèi)幾年來的應用來看，時鐘處理的質(zhì)量是國內(nèi)設備和國外設備的差距所在。所以網(wǎng)元時鐘電路的設計非常關鍵。 傳統(tǒng)上，網(wǎng)元時鐘電路一般都是在模擬鎖相環(huán)電路的基礎上，外加一些軟件或微處理器進行控制。但是這種方法對于電源噪聲非常敏感，并且分立元件的實現(xiàn)方法占用較大的面積和消耗較多的功耗。 本文研究了數(shù)字鎖相環(huán)電

2、路的系統(tǒng)架構(gòu)、實現(xiàn)方法，此外對分數(shù)分頻技術也作一些探討。在此基礎上，采用數(shù)?；旌霞夹g，設計出了E1/T1/OC3鎖相環(huán)電路，它單片集成了除時鐘提取之外，網(wǎng)元時鐘模塊的幾乎所有功能。 本芯片的最大特點是數(shù)字鎖相環(huán)電路的應用，它確保在各種電壓、溫度條件下芯片的性能一致。為了獲得更高精度的時鐘，在數(shù)字鎖相環(huán)電路之后又加了一個模擬鎖相環(huán)電路，去除數(shù)字鎖相環(huán)電路產(chǎn)生的本征抖動。 另外，獨特的分數(shù)分頻方法也保證了抖動指標。